上一期，小棗君介紹了晶圓的制備流程（）。

硅錠和晶圓

今天，我們繼續(xù)往下講，說說芯片（晶粒）的制作流程。

這個(gè)環(huán)節(jié)，是芯片制造過程中最難的部分。我盡量講得通俗易懂一些，也希望大家能耐心看完。

█氧化

首先，在切割和拋光后的晶圓上，我們要先做一層氧化。

氧化的目的，是在脆弱的晶圓表面，形成一層保護(hù)膜（氧化層）。氧化層可以防止晶圓受到化學(xué)雜質(zhì)、漏電流和刻蝕等影響。

氧化的工藝，包括熱氧化法、等離子體增強(qiáng)化學(xué)氣相沉積法（PECVD）、電化學(xué)陽極氧化等。

其中，最常用的是熱氧化法，即在800~1200°C的高溫下，形成一層薄而均勻的二氧化硅層。

根據(jù)氧化時(shí)所使用的氣體，氧化也分為干法氧化和濕法氧化。

干法氧化，通過輸入純氧，使其在晶圓表面流動(dòng)，從硅進(jìn)行反應(yīng)，形成二氧化硅層。濕法氧化，是同時(shí)使用氧氣和高溶解度的水蒸氣。

干法氧化的速度慢，但形成的氧化層很薄，而且致密。濕法氧化的速度快，但保護(hù)層相對較厚，且密度較低。

目前，干法氧化是半導(dǎo)體制造中的主流技術(shù)。濕法氧化更多用于非關(guān)鍵層或特定厚膜需求場景。

█光刻（涂膠、前烘、曝光、后烘、顯影）

接下來，終于到了最最最重要的環(huán)節(jié)——光刻。

我們這幾年一直耿耿于懷被“卡脖子”的光刻機(jī)，就和這個(gè)環(huán)節(jié)有關(guān)。

所謂“光刻”，其實(shí)簡單來說，就是像印刷機(jī)一樣，把芯片電路圖給“刻”在晶圓上。

光刻可以分為涂膠、曝光、顯影三個(gè)主要步驟。我們逐一來看。

首先，是涂膠。

這個(gè)膠，叫做光刻膠，有時(shí)候也叫光阻，是一種光敏材料。

光刻膠有兩種類型：正膠和負(fù)膠。

正膠，被特定的光束照射（曝光）之后，分子結(jié)構(gòu)會發(fā)生變化，變得容易溶解。負(fù)膠，恰好相反，被照射之后，會變得難以溶解。大部分情況，用正膠。

涂膠時(shí)，先讓晶圓在1000~5000RPM的速度下旋轉(zhuǎn)。然后，將光刻膠少量倒在晶圓的中心。光刻膠會因?yàn)殡x心力的作用，逐漸擴(kuò)散到整個(gè)晶圓的表面，形成一層1到200微米厚的均勻涂層。

涂膠

值得一提的是，光刻膠也是一個(gè)技術(shù)含量很高的材料。國內(nèi)使用的大部分光刻膠都來自日本。

涂膠完成后，會對晶圓進(jìn)行軟烤加熱，讓光刻膠稍微固化一些。這個(gè)步驟叫“前烘”。

接著，該光刻機(jī)登場了，要進(jìn)行曝光。

將晶圓放入光刻機(jī)，同時(shí)，也將掩模放入光刻機(jī)。

掩模，全名叫光刻掩膜版，也叫光阻，英文名mask。它是光刻工藝的核心，也是芯片設(shè)計(jì)階段的重要輸出物。（后續(xù)，小棗君會專門介紹芯片設(shè)計(jì)階段。）

掩模是一塊帶有不透明材料（如鉻）圖案層的玻璃或石英板。上面的圖案，其實(shí)就是芯片的藍(lán)圖，也就是集成電路版圖。

掩模

在光刻機(jī)中，晶圓和掩模都被精準(zhǔn)固定。然后，光刻機(jī)的特殊光源（汞蒸氣燈或準(zhǔn)分子激光器）會發(fā)出光束（紫外線），光束會通過掩模版的鏤空部分，以及多層透鏡（將光進(jìn)行匯聚），最終投射到晶圓的一小塊面積上。

精細(xì)的電路圖案，就這樣“投影”在晶圓上。

以正性光刻膠為例，被照射位置的光刻膠，會變得容易溶解。未被照射的光刻膠，則毫發(fā)無損。

固定晶圓和掩模的機(jī)械位不停地移動(dòng)，光束不停地照射。最終，在整個(gè)晶圓上，完成數(shù)十個(gè)至數(shù)百個(gè)芯片的電路“繪制”。

光刻機(jī)工作過程

硅片從光刻機(jī)出來后，還要經(jīng)歷一次加熱烘焙的過程（120~180℃的環(huán)境下，烘焙20分鐘），簡稱后烘。

后烘的目的，是讓光刻膠中的光化學(xué)反應(yīng)充分完成，彌補(bǔ)曝光強(qiáng)度不足的問題。同時(shí)，后烘還能減少光刻膠顯影后，因?yàn)轳v波效應(yīng)產(chǎn)生的一圈圈紋路。

接下來，是顯影。

曝光之后，將晶圓浸泡在顯影溶液中。顯影溶液會去除被照射過的光刻膠（正膠），露出圖案。

然后，對晶圓進(jìn)行沖洗并干燥，就能夠留下一個(gè)精確的電路圖案了。

█關(guān)于光刻機(jī)

這里插一段，專門說說這個(gè)光刻機(jī)。

傳統(tǒng)的光刻技術(shù)，通常使用深紫外光（DUV）作為光源，波長大約在193nm（納米）。光波的波長，限制了光刻工藝中最小可制造的特征尺寸（即分辨率極限）。隨著芯片制程的不斷演進(jìn)，傳統(tǒng)的DUV光刻技術(shù)，逐漸無法滿足要求。

于是，就有了EUV光刻機(jī)。

EUV光刻機(jī)使用極紫外光（Extreme Ultra-Violet，EUV）作為光源，波長僅為13.5nm，遠(yuǎn)遠(yuǎn)小于DUV。這使得EUV光刻能夠創(chuàng)建更小的特征尺寸，滿足先進(jìn)芯片制程（如7nm、5nm、3nm）的制造需求。

EUV光刻對光束的集中度要求極為嚴(yán)格，工藝精度要求也非常變態(tài)。例如，EUV光刻機(jī)用于反射的鏡子長度為30cm（厘米），表面起伏不得超過0.3nm（納米）。相當(dāng)于修一條從北京到上海的鐵軌，要求鐵軌的起伏不能超過1mm。

極高的技術(shù)指標(biāo)要求，使得EUV光刻機(jī)的制造變得非常非常困難。全球范圍內(nèi)能夠研發(fā)和制造EUV光刻機(jī)的企業(yè)屈指可數(shù)。而居于領(lǐng)先地位的，就是大名鼎鼎的荷蘭ASML（阿斯麥）公司。

根據(jù)ASML透露的信息，每一臺EUV光刻機(jī)，擁有10萬個(gè)零件、4萬個(gè)螺栓、3千條電線、2公里長軟管。EUV光刻機(jī)里面的絕大多數(shù)零件，都是來自各個(gè)國家的最先進(jìn)產(chǎn)品，例如美國的光柵、德國的鏡頭、瑞典的軸承、法國的閥件等。

單臺EUV光刻機(jī)的造價(jià)高達(dá)1億美元，重量則為180噸。每次運(yùn)輸，要?jiǎng)佑?0個(gè)貨柜、20輛卡車，每次運(yùn)輸需要3架次貨機(jī)才能運(yùn)完。每次安裝調(diào)試，也需要至少一年的時(shí)間。

ASML的EUV光刻機(jī)產(chǎn)量，一年最高也只有30部，而且還不肯賣給我們。整個(gè)芯片產(chǎn)業(yè)里面，“卡脖子”最嚴(yán)重的，就是這個(gè)EUV光刻機(jī)。

█刻蝕

好了，繼續(xù)聊芯片制造流程。

現(xiàn)在，圖案雖然是顯現(xiàn)出來了，但我們只是去掉了一部分的光刻膠。我們真正要去掉的，是下面的氧化層（未被光刻膠保護(hù)的那部分）。

也就是說，我們還要繼續(xù)往下“挖洞”。

這時(shí)要采用的工藝，就是刻蝕。

刻蝕工藝分為濕法刻蝕和干法刻蝕兩種。

濕法刻蝕，是將晶圓片浸入到含有特定化學(xué)劑的液體溶液中，利用化學(xué)反應(yīng)來溶解掉未被光刻膠保護(hù)的半導(dǎo)體結(jié)構(gòu)（氧化膜）。

干法刻蝕，是使用等離子體或者離子束等來對晶圓片進(jìn)行轟擊，將未被保護(hù)的半導(dǎo)體結(jié)構(gòu)去除。

刻蝕工藝中，有兩個(gè)概念需要關(guān)注。一是各向同性（各向異性），二是選擇比。

如上圖所示，濕法刻蝕的時(shí)候，會朝各個(gè)方向進(jìn)行刻蝕，這就叫“各向同性”。而干法刻蝕，只朝垂直方向進(jìn)行刻蝕，叫“各向異性”。顯然后者更好。

刻蝕的時(shí)候，既刻蝕了氧化層，也刻蝕了光刻膠。在同一刻蝕條件下，光刻膠的刻蝕速率與被刻蝕材料（氧化層）的刻蝕速率之比，就是選擇比。顯然，我們需要盡可能少刻蝕光刻膠，多刻蝕氧化層。

目前，干法刻蝕占據(jù)了主導(dǎo)地位，是業(yè)界的優(yōu)先選擇。

因?yàn)楦煞涛g具有更強(qiáng)的保真性。而濕法刻蝕的方向難以控制。在類似3nm這樣的先進(jìn)制程中，容易導(dǎo)致線寬減小，甚至損壞電路，進(jìn)而降低芯片品質(zhì)。

█摻雜（離子注入）

好啦，“挖洞”的工藝，介紹完了。

此時(shí)的晶圓表面，已經(jīng)被刻出了各式各樣的溝槽和圖形。

接下來，我們再來看看摻雜工藝。

之前介紹芯片基礎(chǔ)知識（）的時(shí)候，小棗君提過，晶體管是芯片的基本組成單元。而每一個(gè)晶體管，都是基于PN結(jié)。如下圖（MOSFET晶體管，NPN）所示，包括了P阱、N阱、溝道、柵極，等等。

前面的光刻和刻蝕，我們只是挖了洞。接下來，我們要基于這些洞，構(gòu)造出P阱、N阱。

純硅本身是不導(dǎo)電的，我們需要讓不導(dǎo)電的純硅成為半導(dǎo)體，就必然需要向硅內(nèi)摻入一些雜質(zhì)（稱為摻雜劑），改變它的電學(xué)特性。

例如，向硅材料內(nèi)摻入磷、銻和砷，就可以得到N阱。摻入硼、鋁、鎵和銦，就可以得到P阱。

N是有自由電子的。P有很多空穴，也有少量的自由電子。通過在通道上加一個(gè)柵極，加一個(gè)電壓，可以吸引P里面的電子，形成一個(gè)電子的通道（溝道）。在兩個(gè)N加電壓，NPN之間就形成了電流。

如下圖所示：

圖中，底下就是P阱襯底。兩個(gè)洞是N阱。

也就是說，做這個(gè)NPN晶體管時(shí)，在最開始氧化之前，就已經(jīng)采用了離子注入，先把襯底做了硼元素（含少量磷元素）摻雜，變成了P阱襯底。（為了方便閱讀，這個(gè)步驟我前面沒講。）

現(xiàn)在，挖洞的部分，就可以做磷元素?fù)诫s，變成N阱。

大家看懂了沒？摻雜的目的，就是創(chuàng)造PN結(jié)，創(chuàng)造晶體管。

摻雜，包括熱擴(kuò)散（Diffusion）和離子注入（Implant）兩種工藝。因?yàn)闊釘U(kuò)散工藝因其難以實(shí)現(xiàn)選擇性擴(kuò)散，所以，除特定需求之外，目前大部分都是使用離子注入工藝。

離子注入，就是用高能粒子束，將雜質(zhì)直接射入到硅片中。

離子源基本上都是注入氣體（因?yàn)榉奖悴僮鳎缌淄椋≒H3）或者三氟化硼（BF3）。氣體通過離化反應(yīng)室時(shí)，被高速電子撞擊，氣體分子的電子被撞飛，變成離子狀態(tài)。

此時(shí)的離子成分比較復(fù)雜，包括硼離子、氟離子等。就要通過質(zhì)譜分析儀，構(gòu)建磁場，讓離子發(fā)生偏轉(zhuǎn)，把需要的離子挑出來（不同的離子，偏轉(zhuǎn)角度不一樣），然后撞到晶圓上，完成離子注入。

離子注入機(jī)的構(gòu)造

（來源：《半導(dǎo)體制造技術(shù)導(dǎo)論》）

此時(shí)，二氧化硅層（氧化層）就變成了離子注入的阻擋層。

離子注入之后，需要將硅表面加熱到900℃，進(jìn)行退火。

退火，可以讓注入的摻雜離子進(jìn)一步均勻擴(kuò)散到硅片中。同時(shí)，也可以修復(fù)離子注入對晶圓造成的損傷（離子注入時(shí)，會破壞硅襯底的晶格）。

█薄膜沉積

前面說了那么多，我們都是在“挖洞”。接下來，我們要開始“蓋樓”。

我們先看一個(gè)成品芯片的架構(gòu)圖（局部示例）：

大家會發(fā)現(xiàn)，這是一個(gè)非常復(fù)雜的立體結(jié)構(gòu)。它有很多很多的層級，有點(diǎn)像大樓，也有點(diǎn)像復(fù)雜的立體交通網(wǎng)。

在這個(gè)架構(gòu)的最底下，就是我們前面辛苦打造的硅襯底，也就是基底。

作為芯片大廈的低級，襯底必須有很好的熱穩(wěn)定性和機(jī)械性能，還需要起到一定的電學(xué)隔離作用，防干擾。

襯底上，是大量的晶體管主體部分。在襯底的上層，是大量的核心元件，例如晶體管的源極、漏極和溝道等關(guān)鍵部分。

FinFET晶體管（鰭式晶體管）

晶體管的柵極，主要采用的是“多晶硅層”。因?yàn)槎嗑Ч璨牧暇哂懈玫膶?dǎo)電性和穩(wěn)定性，適合控制晶體管的開關(guān)態(tài)。晶體管的源極、漏極、柵極的連接金屬，通常是鎢。

再往上，我們就需要構(gòu)建大量的道路（電路），把這些晶體管連接起來，組成復(fù)雜的功能電路。

做這個(gè)連接電路，當(dāng)然是金屬比較合適。所以，主要用的是銅等金屬材料。我們姑且將這層，叫做金屬互連層。

全都是金屬，當(dāng)然容易短路。所以，也需要一些絕緣層（膜），把電路隔離開。

在芯片的最上面，一般還要加一個(gè)鈍化層。鈍化層主要發(fā)揮保護(hù)作用，防止外界（如水汽、雜質(zhì)等）的污染、氧化和機(jī)械損傷。

那么，這么多層，到底是如何搭建起來的呢？

答案就是薄膜沉積。

這一層又一層的架構(gòu)，其實(shí)就是一層又一層的薄膜（厚度在次微米到納米級之間）。有的是薄金屬（導(dǎo)電）膜，有的是介電（絕緣）膜。創(chuàng)造這些膜的工藝，就是沉積。

沉積包括化學(xué)氣相沉積（CVD）、物理氣相沉積（PVD）和原子層沉積（ALD）。

化學(xué)氣相沉積 (CVD) 是通過化學(xué)反應(yīng)，生成固態(tài)物質(zhì)，沉積到晶圓上，形成薄膜。它常用來沉積二氧化硅、氮化硅等絕緣薄膜（層）。

化學(xué)氣相沉積示例

化學(xué)氣相沉積 (CVD) 的種類非常多。等離子體增強(qiáng)化學(xué)氣相沉積（PECVD，前面說氧化的時(shí)候，也提到它），是借助等離子體產(chǎn)生反應(yīng)氣體的一種先進(jìn)化學(xué)氣相沉積方法。

這種方法降低了反應(yīng)溫度，因此非常適合對溫度敏感的結(jié)構(gòu)。使用等離子體還可以減少沉積次數(shù)，往往可以帶來更高質(zhì)量的薄膜。

物理氣相沉積 (PVD) 是一種物理過程。

在真空環(huán)境中，氬離子被加速撞擊靶材，導(dǎo)致靶材原子被濺射出來，并以雪片狀沉積在晶圓表面，形成薄膜，這就是物理氣相沉積。它常用來沉積金屬薄膜（層），實(shí)現(xiàn)電氣連接。

濺射沉積示例

通過薄膜沉積技術(shù)（如PVD濺射、電鍍）形成金屬層（如銅、鋁）的過程，業(yè)內(nèi)也叫做金屬化，或者金屬互連。

金屬互連包括鋁互聯(lián)和銅互連。銅的電阻更低，可靠性更高（更能抵抗電遷移），所以現(xiàn)在是主流選擇。

原子層沉積（ALD），是一種可以將物質(zhì)以單原子膜形式一層一層的鍍在基底表面的方法，和普通化學(xué)沉積有一些相似。

原子層沉積是交替沉積。它先做一次化學(xué)沉積，然后用惰性氣體沖掉剩余氣體，再通入第二種氣體，與吸附在基體表面的第一種氣體發(fā)生化學(xué)反應(yīng)。生成涂層。如此反復(fù)，每次反應(yīng)只沉積一層原子。

這種方式的優(yōu)點(diǎn)是非常精確。它可以通過控制沉積周期的次數(shù)，實(shí)現(xiàn)薄膜厚度的精確控制。

█清洗和拋光

在進(jìn)行光刻、刻蝕、沉積等工藝的過程中，需要反反復(fù)復(fù)地進(jìn)行清洗和拋光。

清洗，采用的是高純度化學(xué)溶液，目的是移除其表面殘留的雜質(zhì)和污染物，確保后續(xù)工藝的純凈度。

拋光，是消除晶圓表面的起伏和缺陷，提高光刻的精度和金屬互聯(lián)的可靠性，從而實(shí)現(xiàn)更高密度更小尺寸的集成電路設(shè)計(jì)和制造。

上期介紹晶圓制備的時(shí)候，我們提到過CMP（化學(xué)機(jī)械平坦化），也就是采用化學(xué)腐蝕、機(jī)械研磨相結(jié)合的方式，對晶圓表面進(jìn)行磨拋，實(shí)現(xiàn)表面平坦化。

如果沒有CMP過程，這個(gè)大廈就是一個(gè)“歪樓”。后續(xù)工藝都沒辦法進(jìn)行，做出來的芯片也無法保證品質(zhì)。

圖片來源：網(wǎng)絡(luò)

█反復(fù)循環(huán)

前面說了，芯片包括幾十甚至上百層。

事實(shí)上，每一層的搭建，其實(shí)就是光刻、蝕刻、沉積、清洗、CMP的反復(fù)循環(huán)。

如下面的gif動(dòng)圖所示：

慢動(dòng)作分解：

大家都看明白了沒？

經(jīng)過N次的反復(fù)循環(huán)，芯片這棟大樓，終于“封頂”啦。撒花！撒花！

別高興得太早！“封頂”之后，還有很多“善后”工藝呢！

█針測（探針測試）

經(jīng)過前面的工序之后，晶圓上形成了一個(gè)個(gè)的方形小格，也就是晶粒（Die）。

“Die”這個(gè)詞，大家第一次看到可能會比較驚訝，這不是“死”的意思嘛。

但實(shí)際上，它和“死”沒關(guān)系。這個(gè)“Die”，源自德語“Drahtzug”（拉絲工藝），或與切割動(dòng)作“Diced”相關(guān)。也有說法稱，早期的半導(dǎo)體工程師，會用“Die”形容晶圓上切割出的獨(dú)立單元，如同硬幣模具。

大廈封頂，第一件事情，當(dāng)然是測試。

測試是為了檢驗(yàn)半導(dǎo)體芯片的質(zhì)量是否達(dá)到標(biāo)準(zhǔn)。那些測試不合格的晶粒，不會進(jìn)入封裝步驟，有助于節(jié)省成本和時(shí)間。

電子管芯分選（EDS）是一種針對晶圓的測試方法，通常分為五步，具體如下：

第一步，電氣參數(shù)監(jiān)控（EPM）。

EPM會對芯片的每個(gè)器件（包括晶體管、電容器和二極管）進(jìn)行測試，確保其電氣參數(shù)達(dá)標(biāo)。EPM提供的電氣特性數(shù)據(jù)測試結(jié)果，將被用于改善工藝效率和產(chǎn)品性能（并非檢測不良產(chǎn)品）。

第二步，晶圓老化測試。

將晶圓置于一定的溫度和電壓下進(jìn)行測試，可以找出那些可能發(fā)生早期缺陷的產(chǎn)品。

第三步，針測（Chip Probing）。

此時(shí)的芯片，因?yàn)檫€沒有切割和封裝，其管腳（或稱為墊片）是直接暴露在外的。

所以，針測，就是利用精密的探針臺和探針卡，連接芯片管腳與自動(dòng)化測試設(shè)備（ATE）。

ATE會施加預(yù)定的測試信號，檢查芯片是否符合預(yù)設(shè)的性能標(biāo)準(zhǔn)，如工作電壓、電流消耗、信號時(shí)序以及特定功能的正確執(zhí)行。針測還可以進(jìn)行電性測試（檢測短路、斷路、漏電等缺陷），以及溫度、速度和運(yùn)動(dòng)測試。

第四步，修補(bǔ)。

沒錯(cuò)，有些不良芯片是可以修復(fù)的，只需替換掉其中存在問題的元件即可。

第五步，點(diǎn)墨。

未能通過測試的晶粒，需要加上標(biāo)記。過去，我們需要用特殊墨水標(biāo)記有缺陷的芯片，保證它們用肉眼即可識別。如今，由系統(tǒng)根據(jù)測試數(shù)據(jù)值，自動(dòng)進(jìn)行分揀。

測試之后，芯片制造的前道工藝，就全部完成啦。能堅(jiān)持看到這里的，都是真愛啊！

總結(jié)一下整個(gè)過程，如下圖所示：

下一期，我們就要介紹后道工藝。也就是如何把芯片給切割下來，進(jìn)行封裝和測試，并最終發(fā)貨出去。

敬請期待！

參考文獻(xiàn)：

1、《芯片到底是如何制造出來的？》，新石器公園，B站；

2、《超級長文解析芯片制造全流程》，胡說漫漫談，B站；

3、《用沙子造芯片》，談三圈，B站；

4、《芯片制造工藝流程.圖文詳解》，Semika；

5、《芯片制造流程詳解》，半導(dǎo)體行業(yè)觀察；

6、《關(guān)于半導(dǎo)體制造過程的步驟、技術(shù)和流程的詳解》，愛在七夕時(shí)，知乎；

7、《一文讀懂芯片生產(chǎn)全過程》，芯片半導(dǎo)體；

8、《芯片制造的10個(gè)關(guān)鍵步驟》，中制智庫；

9、《半導(dǎo)體產(chǎn)品制造的八個(gè)步驟》，Lam Research；

10、《半導(dǎo)體制造過程的步驟、技術(shù)、流程圖》，北港南巷，車規(guī)半導(dǎo)體硬件，知乎；

11、《一文讀懂芯片生產(chǎn)流程》，Eleanor羊毛衫；

12、《一顆芯片的誕生》，科技朋克Roy；

13、《芯片制造全流程》，周佳，芯助手；

14、《半導(dǎo)體制造技術(shù)》，夸克、瑟達(dá)、韓鄭生，電子工業(yè)出版社；

15、《圖解入門：半導(dǎo)體制造》，佐藤淳一、王憶文、王姝婭，機(jī)械工業(yè)出版社；

16、維基百科、youtube、各廠商官網(wǎng)。