【編者按】本文由韋豪創(chuàng)芯 張迪 供稿，集微網(wǎng)經(jīng)授權(quán)轉(zhuǎn)發(fā)。

隨著先進(jìn)封裝在算力時代的重要性日益凸顯，鍵合設(shè)備成為不可或缺的關(guān)鍵設(shè)備。作為韋豪創(chuàng)芯本期月度思考的重要著眼點(diǎn)，本報(bào)告力圖對鍵合設(shè)備的發(fā)展情況進(jìn)行梳理，為相關(guān)投資提供有益的參考意見。

一、晶圓鍵合

晶圓鍵合（Bonding）是將兩個或多個晶圓通過物理或化學(xué)方法緊密結(jié)合在一起的工藝。用以實(shí)現(xiàn)芯片連接、減小封裝尺寸、或者提高晶圓結(jié)構(gòu)強(qiáng)度，避免晶圓在后續(xù)加工中變形等各種用途。

后摩爾時代下，通過芯片制程線寬的縮小提升芯片性能的方式越來越困難，芯片設(shè)計(jì)端和生產(chǎn)制造端轉(zhuǎn)而通過將器件結(jié)構(gòu)從平面MOSFET改為FinFET/GAA等 “鰭” 狀立體結(jié)構(gòu)增加了柵極與溝道的接觸面積，提升對遷移電子的控制能力及減少漏電現(xiàn)象。在封裝集成方面進(jìn)行Chiplet異構(gòu)集成封裝、CoWoS、HBM等2.5D/3D封裝形式提升互聯(lián)帶寬和集成密度，增強(qiáng)性能的同時能夠取得性價(jià)比。

先進(jìn)封裝追求更高的傳輸速度、更小的芯片尺寸，作為先進(jìn)封裝的核心技術(shù)，鍵合工藝經(jīng)歷了從最初通過引線框架到倒裝（FC）、熱壓粘合（TCP）、扇出封裝（Fan-out）、混合封裝（Hybrid Bonding）的演變，追求更快的互聯(lián)速度。可以看到鍵合工藝的改進(jìn)升級極大的推動了I/O接口密度的提升，也就大幅度提升了芯片的傳輸帶寬。

封裝形式發(fā)展

圖片來源：BESI、東吳證券研究所

各大廠商也將先進(jìn)封裝視為關(guān)鍵技術(shù)不斷推進(jìn)，例如臺積電推出了CoWoS、SoIC等，英特爾推出了EMIB、Foveros 和Co-EMIB等，三星也推出了FOPLP等2.5D/3D堆疊封裝技術(shù)，海力士、三星、美光等積極投入的HBM存儲芯片也同樣是采用的3D堆疊方式。封裝要求的不斷提高，先進(jìn)封裝對鍵合工藝的要求也越來越高，如更高的鍵合強(qiáng)度、更好的平整度、更小的鍵合尺寸等。

二、不同的鍵合方式的應(yīng)用場景

① 無圖形片的鍵合

無圖形片的鍵合通常會采用臨時鍵合的方案，臨時鍵合一般有臨時熱壓鍵合和UV固化兩種方式。臨時鍵合首先要將臨時鍵合膠通過旋涂或噴涂方式在器件晶圓和載片表面均勻涂布，隨后依靠熱壓臨時鍵合或UV固化臨時鍵合方式，使載片和晶圓鍵合牢固。

3D堆疊層數(shù)的提高受限于堆疊后的厚度、散熱、以及后續(xù)的TSV工藝的適配性，晶圓減薄工藝成為先進(jìn)封裝的核心工藝。在一些先進(jìn)的封裝應(yīng)用中，需要將晶圓減薄至50μm以下，晶圓減薄工藝需要引入臨時鍵合、解鍵合以提供機(jī)械支撐。同時也有部分做碳化硅芯片的晶圓廠，考慮到碳化硅的易碎性，在進(jìn)行研磨或減薄工藝之前，會通過臨時鍵合疊加一片同尺寸的硅片/玻璃圓片，之后進(jìn)行研磨工藝，可以大幅降低碎片的風(fēng)險(xiǎn)，之后再進(jìn)行解鍵合。

② 有圖形片鍵合/IC芯片的鍵合

1）高帶寬存儲器（HBM），垂直堆疊多個DRAM，通過TSV銅連接，可顯著提升傳輸帶寬。HBM早期主要采用TC-NCF熱壓鍵合工藝，隨著堆疊層數(shù)的增加，對散熱要求越來越高，SK海力士在最新的HBM3E中率先使用改進(jìn)的MR-MUF工藝，三星和美光仍以TC-NCF熱壓鍵合技術(shù)為主。在更高層數(shù)的HBM生產(chǎn)中各家預(yù)期將陸續(xù)引入混合鍵合工藝。

圖片來源：AMD、華安證券研究所

2）傳統(tǒng)3D NAND架構(gòu)中，外圍電路約占芯片面積的20~30%，隨著堆疊層數(shù)增加，外圍電路面積占比可能超過50%，導(dǎo)致芯片存儲密度急劇下降。而長江存儲Xtacking技術(shù)通過將存儲單元和外圍電路分別放在兩片晶圓上，然后通過垂直互聯(lián)通道將二者鍵合。能夠顯著緩解多堆疊NAND的外圍電路占芯片面積，提高存儲密度。

圖片來源：長江存儲、東吳證券研究所

3）采用同樣原理的還有CIS芯片，將CMOS感光單元與邏輯電路分別在不同的晶圓上制作，再將2片/3片晶圓鍵合連接起來，形成堆疊芯片，這種方式不僅提高了感光面積，提升圖像傳感器的靈敏度、分辨率等關(guān)鍵指標(biāo)。還可以將CMOS、邏輯電路采用不同的制程工藝生產(chǎn)，提升效率，降低生產(chǎn)成本。

③ 按鍵合對象可劃分為晶圓-晶圓鍵合（Wafer-to-Wafer，W2W）和芯片-晶圓鍵合（Die-to-Wafer，D2W）

圖片來源：EVG、華安證券研究所

1）芯片-晶圓鍵合（Die-to-Wafer，D2W）

C2W 鍵合是將單個芯片與整個晶圓進(jìn)行鍵合。通常先在芯片和晶圓的表面制備相應(yīng)的鍵合層，然后通過施加一定的壓力、溫度和化學(xué)作用等，使芯片與晶圓上對應(yīng)的位置實(shí)現(xiàn)連接。

C2W 鍵合的靈活性高，可以根據(jù)具體需求選擇不同類型、不同功能的芯片與晶圓進(jìn)行鍵合，適用于小批量、多品種的生產(chǎn)需求，能夠快速實(shí)現(xiàn)產(chǎn)品的定制化。同時由于是單個芯片與晶圓鍵合，即使某個芯片存在缺陷，也不會影響其他芯片的鍵合，只需更換有問題的芯片即可，提高了生產(chǎn)的良率和效率。

但要將單個芯片準(zhǔn)確地鍵合到晶圓上的指定位置，需要高精度的對準(zhǔn)技術(shù)，否則可能導(dǎo)致芯片與晶圓之間的電氣連接不良或機(jī)械結(jié)合不牢固。另一方面，逐個芯片進(jìn)行鍵合，操作步驟較多，相比W2W 鍵合方式，生產(chǎn)效率較低，因此在大規(guī)模生產(chǎn)時成本相對較高。

2）晶圓-晶圓鍵合（Wafer-to-Wafer，W2W）

W2W 鍵合是將兩片晶圓直接進(jìn)行鍵合。首先對兩片晶圓的表面進(jìn)行處理，使其具有良好的親水性或形成特定的鍵合層，然后將兩片晶圓精確對準(zhǔn)并貼合在一起，在一定的工藝條件下實(shí)現(xiàn)晶圓之間的大面積鍵合。

W2W 鍵合的生產(chǎn)效率高，一次鍵合可以完成整個晶圓面的連接，相比C2W 鍵合方式，大大減少了鍵合的次數(shù)和時間，適用于大規(guī)模生產(chǎn)，能夠有效降低生產(chǎn)成本。同時對準(zhǔn)精度相對容易控制，由于是兩片晶圓整體進(jìn)行對準(zhǔn)，相對于C2W 鍵合中單個芯片的對準(zhǔn)，更容易實(shí)現(xiàn)較高的對準(zhǔn)精度，且鍵合后的一致性較好。

另一方面，靈活性不如C2W 鍵合，更適合同類芯片進(jìn)行堆疊，如HBM芯片。缺陷影響范圍大，如果其中一片晶圓存在缺陷，那么在鍵合后整個晶圓的質(zhì)量都會受到影響，導(dǎo)致整片晶圓報(bào)廢的風(fēng)險(xiǎn)較高，W2W 鍵合對晶圓的制造工藝和質(zhì)量控制要求更為嚴(yán)格。

【未完待續(xù)】