如果您希望可以時常見面，歡迎標星收藏哦~

來源：內容 編譯自 semiengineering ，謝謝。

半導體行業對小芯片的優勢贊不絕口，包括更快的上市時間、更好的性能和更低的功耗，但事實證明，在定制化和標準化之間找到正確的平衡比最初想象的要困難得多。

商用 Chiplet 市場要真正騰飛，需要對 Chiplet 的獨立運作和整體運作方式有更深入的理解。需要一種一致的方式將 Chiplet 彼此連接，并將其連接到各種其他組件，對其進行特性描述，以便它們能夠在多種設計中重復使用，并對其進行封裝和測試。最重要的是，需要一種在設計過程伊始就更輕松地完成所有這些工作的方法。雖然這與軟 IP 市場有一些相似之處，但向本質上是強化 IP 集合的轉變需要更多的結構和熱分析、更多的物理知識，以及對所有組件的封裝和最終使用方式有更深入的理解。

Cadence杰出工程師 Moshiko Emmer 表示：“每個 chiplet 都是一塊獨立的硅片，但它也是主系統內部的一個子系統。它很獨特，因為它不像 SoC 中的子系統。它必須在某種程度上保持獨立。你需要單獨流片。你需要拿回硅片。在將它集成到主系統之前，你至少要對其進行徹底的測試和調試，這意味著它必須具備一些獨立的功能，或者說所有的控制功能，所以這里需要一些復雜的架構。”

目前，多芯片組件的標準很少，大多數是由大型系統和高性能計算 (HPC) 處理器公司開發的，主要使用內部開發的芯片集。這種情況預計在未來幾年內會有所改變，但這將取決于更標準化的芯片集集成方案的普及，這樣就無需從頭開發所有組件了。

“例如，如果你看一下架構標準，就會發現 Arm 芯片組系統架構 (CSA) 是兩個芯片組之間架構通信的重要因素，”Emmer 說道。“UCIe 是允許我們進行這種通信的物理接口，你可以設計一個帶有芯片組但不帶有 UCIe 的 2.5D 和 3D 芯片。缺乏標準化的問題在于，你可以構建定制解決方案，就像大型超大規模公司正在構建的那樣，這給了他們很大的靈活性，因為只要物理連接并符合他們定義的某些架構規范，他們就可以做任何他們想做的事情。他們可以在兩個不同的芯片組之間通信。他們可以進行 3D 通信。他們可以進行 2.5D 通信。如果是多個芯片組，他們可以進行不同類型的集成。”

標準將有助于使這種方法更加大眾化。“標準化可以實現規模經濟，”他說。“你可以吸引更多參與者參與其中。我們有很多公司參與硅片市場競爭，尤其是與20年前相比，你可以看到軟件領域也發生了類似的情況。軟件最初是由大公司驅動的，后來每個人都擁有一臺電腦，就像大學里兄弟會的兩個孩子一樣。他們坐在車庫里發明了谷歌。在硅片領域，你很少看到這種情況。這要困難得多，因為你需要更多的資金。另一方面，標準化的chiplet芯片可以讓規模較小的參與者以及目前不從事硅片業務的大型參與者參與其中。”

Chiplet 也為更多行業合作打開了大門。“理論上，這是一個好主意，因為如果我不需要尖端工藝技術來實現某些功能，那么我可以在較舊的工藝技術上構建 Chiplet，” Rambus的杰出發明家 Steven Woo 說道。“內存標準就是一個例子。DDR4 將在市場上銷售 10 年，因此速度范圍是明確的，一段時間后它的速度不會再變快。所以，我實際上不需要尖端工藝技術來構建內存控制器、接口等等。也許我可以把它們放在 Chiplet 上，然后繼續使用較舊的工藝節點。既然標準規格沒有變化，我為什么還需要做任何事情呢？”

一個持續存在的挑戰是如何以一種幾乎肯定可行的標準化方式將所有東西連接在一起，但又不會產生過多的開銷。“目前業界并沒有很多廣泛遵循的標準，”Woo 說道。“當然，還有 BoW、UCIe 以及許多其他提案。但當業界最終團結起來，確定一兩個方案時，就能催生出一個更通用的 chiplet 市場。如果你是像英特爾或 AMD 這樣的垂直整合公司，你可以投入任何對你來說有意義的東西。但如果你談論的是 chiplet 市場，你就必須制定這些標準。”

選擇使用哪種標準會對設備的架構方式和權衡方式產生影響。

“在過去，考慮這些事情很重要，但不一定從第一天起就出現在繪圖板上，”吳說。現在，這些事情從第一天起就擺在了繪圖板上，它會影響到封裝和可用的I/O數量等因素，因為I/O變得越來越重要。此外，我們看到，物理效應正一代又一代地成為架構的關鍵驅動因素。因此，物理限制——例如散熱、供電、I/O數量——在很多方面都限制了布局以及散熱方式。這意味著你必須提前考慮這些因素，否則日后可能會陷入大麻煩。這并不是說過去業界沒有合作，而是這促使業界更加緊密地合作，以確保架構師能夠提前了解兩年后市場上會出現哪些產品。從技術角度來看，如果先進封裝不是未來最重要的發展方向，那么它絕對是推動和促成行業諸多積極變革的最重要因素之一。

這就更加強調了早期的可行性和探索。“過去，PCB 設計只是敷衍了事，” Synopsys產品管理總監 Keith Lanier 表示。“從事系統架構工作的人們使用電子表格。他們可能有 MATLAB 模型或類似的東西，并且他們有自己的方法從架構層面判斷系統是否能夠正常工作。那些日子已經過去了。我們有更好的工具，能夠盡早進行研究，并擁有具有物理意識的功能架構設計。關鍵在于，甚至在編寫任何一行 RTL 代碼之前，您就必須開始研究需要應用于系統的工作負載。您需要使用功能架構來驅動物理架構，然后將物理數據帶回來以便盡早調整功能架構。”

Chiplet 的優勢之一是它們可以用來調整設計以適應特定的用例和工作負載。但對于依賴標準化 Chiplet 的主流應用而言，這種靈活性和定制化程度將取決于 Chiplet 標準的制定嚴格程度。

“與汽車或工業應用相比，數據中心對 chiplet 系統的要求有所不同，”弗勞恩霍夫 IIS/EAS高效電子部門負責人 Andy Heinig 表示。“汽車和工業應用不需要達到最高的能效，而數據中心則需要非常非常高的能效。但像 BoW 和 UCIe 這樣的協議效率不夠高。因此，如果自行實施，效率會更高，因為無需支持不必要的功能。從數據中心的角度來看，這是一個大問題。”

大型系統公司開發的芯片組旨在實現最高的性能或效率，而非與目標應用之外的設備實現互操作性。但市場上的其他公司通常希望芯片組具有互操作性且經濟高效，這使得他們在功耗和性能方面處于劣勢。

“目前看來，尤其是在UCIe方面的開發最終會導致IP價格非常昂貴，”Heinig說道。“他們需要支持很多模式。對于一些更高的通信層，如果你認為可以在UCIe上使用PCIe，那么你就需要PCIe IP，而這非常昂貴。這使得整個通信IP非常昂貴，這也是我們目前看到的。我們一開始就預計die-to-die接口的成本會很低，這樣每個人都可以使用，但現在你得到的是這種非常昂貴的IP，這使得工業應用很難使用它。在汽車領域也是如此，汽車行業非常注重成本，他們會認真考慮IP是否從成本角度滿足他們的要求。”

BoW 的成本可能更低，但它缺乏 UCIe 那樣的互操作性廣度。“我們目前認為這是一個先有雞還是先有蛋的問題，”Heinig 說。“我們需要更多原型演示，才能弄清楚哪些是真正必要的，因為有些開發是在 PowerPoint 中完成的，有些人只是寫下了對未來的期望，但并沒有真正從清晰的應用角度出發。我們在其他協議上也看到過這種情況。它們是一步一步、一代一代地開發出來的，只加入了必要的內容。而我們的感覺是，標準中幾乎包含了所有東西，之后再進行梳理非常困難。”

對于 chiplet 來說，選擇協議是一項重要的決定。“UCIe 有針對電路板的協議，即使 chiplet 之間距離很近——哪怕只有 4 或 5 毫米——如果想要高速通信，芯片之間的連接線仍然很大，”Ansys 產品營銷總監 Marc Swinnen 表示。 “我們看到 UCIe 似乎是最常用的協議，但 BoW 和其他一些協議也在使用。EDA 供應商開始推出專門針對這些設計的 UCIe 開發/實用程序套件。但專有協議（例如 NVIDIA 的 NVLink）仍在使用，它們是整個 chiplet 生態系統設計的重要組成部分。”

現在的一大挑戰是一開始就權衡盡可能多的權衡，然后制定一個針對特定應用所需的優化計劃。

Ansys 產品管理總監 Suhail Saif 表示：“業內從事此類設計的客戶和用戶一直在進行權衡。這是每天都要做的事情。他們希望找到一個最佳平衡點，既不會在性能和容量上做出過多妥協，也不會過度優化功耗，同時又能控制功耗范圍，以免給系統的其他部分帶來負擔。這是一個持續的挑戰，即使是業內的功耗優化解決方案，也始終需要在優化不足和過度優化之間保持微妙的平衡。EDA 解決方案能夠為設計團隊提供大幅提升功耗的建議，但它們缺乏巧妙地分析功耗對設計性能或功能的影響的能力，因為它們實際上只關注功耗這一單一指標。這始終是一個挑戰。”

Chiplet 的靈活性

Chiplet 的一大吸引力在于它能為設計團隊提供極大的靈活性。無需重新設計整個多芯片設計，即可輕松更換 Chiplet，這對于縮短產品上市時間并針對特定工作負載和應用而言是一個巨大的優勢，但目前為止，這種能力僅限于少數芯片制造商。

Ansys 的 Swinnen 表示：“微處理器公司肯定利用了可重復使用部件所帶來的靈活性。”他們無需在不同產品之間重新設計系統的某些部分，因為它們的功能相同。他們只需將相同的芯片集成到一起即可。這適用于多 CPU 版本。你可以擁有 8、12 或 24 CPU 版本，只需添加更多芯片即可。可重用性是其中的一個重要組成部分，而它在產品設計中提供的靈活性無疑正是他們充分利用的優勢。因此，人們非常重視確保其盡可能地可重用。在是從一開始就完全定制還是重復使用它之間，總是存在一個權衡。看看蘋果。他們擁有 Arm 的許可證，但他們不會使用 Arm 預先設計的 Arm 架構版本。他們自己設計并進行最大程度的優化。但大多數人最好還是選擇 Arm 優化過的軟 IP。這始終是一個權衡。你可以隨時將其推向極限，然后自己重新設計以獲得最佳的優化速度，但這是否值得花費時間和精力？ “你愿意付出努力來換取它帶來的好處嗎？或者，你愿意重復使用芯片嗎？即使重復使用芯片需要付出一定的成本。”

除了性能和功耗之外，其他關注點還包括可靠性和安全性。“說到可靠性，看看USB接口，”Swinnen說。“沒人會自己設計USB。USB的設計是經過安全驗證的，而且你也知道，你不想冒險通過所有可能的排列組合來驗證自己的設計。采用現有的設計更安全，因為你知道它有效。Chiplet市場在概念上與IP市場并沒有根本區別。細節更復雜，需要考慮的問題也更多，但我認為我們沒有理由像克服IP那樣克服這些問題。我們選擇IP的理由仍然適用于Chiplet。”

然而，目前尚不清楚需要多少個 chiplet 標準。“現在肯定正在全面討論和開發中，”Swinnen 說。“標準必須比現在更豐富。有信號接口標準。必須有一個熱標準，而 IP 塊以前從未有過這種情況。必須有一個機械軌道標準。還有一個厚度標準。你會看到，即使是今天的 2.5D 堆棧，有些芯片比其他芯片厚，他們必須在它們上面放置一些虛擬硅片，才能形成一個光滑的表面，以便散熱器連接。因此，與常規 IP 相比，需要標準化的問題更多，但這只是相同原則的延續，只是涉及更多的物理知識。”

下一步計劃

短期內，可以先解決一些容易實現的問題，以推動 Chiplet 方法的發展，包括安全性、測試、功耗和時鐘。長期問題在于弄清楚不同的 Chiplet 如何相互作用。

西門子 EDA中央工程解決方案總監 Pratyush Kamal 表示：“對于其中一些，你必須讓小芯片更加自主。”最終，chiplet 與傳統芯片定義之間的界限將會模糊。我們往往會自欺欺人地認為 chiplet 是一個需要先進封裝的實體，需要與另一個 chiplet 緊密集成。但 chiplet 也可以獨立于封裝之外。在我看來，今天的芯片設計為獨立工作。一旦所有機箱標準化就位，未來的 chiplet 就會慢慢呈現出這種形態。我剛剛修改了“chiplet”的定義，使其包含兩點。第一，它需要與另一個 chiplet 進行更高帶寬的接口——比通常情況下的要高。這種帶寬要與其片上性能和片上總線相當。第二，它要么依賴于另一個 chiplet 的資源，要么負責管理它們以及機箱資源。這才是最終使其成為 chiplet 的原因，因為即使我們明天進行標準化，任務仍然會由少數 chiplet（而非全部）來委托和決定，并且它和架構都會有層級結構。

這意味著在創建微架構時，可能需要為一些目前尚不存在、可在以后添加的功能預留空間。“這可能是分配額外的寄存器空間，為以后可能出現的一些應用程序定位額外的一次性可編程內存空間，”Kamal 說。“一旦進入軟件層，一切都變得靈活，你可以做很多事情。但是，當芯片仍在制造或測試中時，沒有軟件加載。在設計芯片時要仔細思考。在沒有軟件的裸機模式下，你如何與另一個芯片通信？在沒有任何編程的情況下，你該如何做到這一點？這非常關鍵。”

https://semiengineering.com/chiplet-tradeoffs-and-limitations/

半導體精品公眾號推薦

專注半導體領域更多原創內容

關注全球半導體產業動向與趨勢

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4091期內容，歡迎關注。

『半導體第一垂直媒體』

實時 專業 原創 深度

公眾號ID：icbank

喜歡我們的內容就點“在看”分享給小伙伴哦