LVS（Layout Versus Schematics）是一種驗(yàn)證工具，用于在芯片設(shè)計(jì)的后期階段，檢查芯片的物理版圖（Layout）與原理圖（Schematics）是否一致。可以把它比作一份建筑圖紙和實(shí)際建造的建筑物之間的對(duì)比檢查，確保設(shè)計(jì)圖紙與實(shí)際構(gòu)建的結(jié)構(gòu)沒有差異。如果兩者不一致，就可能出現(xiàn)設(shè)計(jì)錯(cuò)誤，影響芯片的功能。

1.LVS的目的

LVS 的主要目的是確保芯片版圖的物理實(shí)現(xiàn)與原理圖中的電路邏輯一致，避免因?yàn)榘鎴D設(shè)計(jì)上的錯(cuò)誤導(dǎo)致芯片功能不正常。這個(gè)過(guò)程是芯片設(shè)計(jì)的一個(gè)關(guān)鍵驗(yàn)證步驟。

2.LVS的工作原理

LVS 工具會(huì)對(duì)芯片設(shè)計(jì)的兩部分——原理圖和版圖進(jìn)行對(duì)比：

• 原理圖：原理圖是一種電路設(shè)計(jì)圖，展示了各個(gè)電子元器件（如電阻、電容、晶體管等）的連接方式，它描述了電路的邏輯功能。

• 版圖：版圖是芯片的物理設(shè)計(jì)，描述了元器件在硅片上的實(shí)際布局和它們之間的物理連接。

LVS 會(huì)將原理圖中的電路與版圖中的物理設(shè)計(jì)一一對(duì)應(yīng)，并檢查以下幾個(gè)方面：

• 元器件一致性：檢查版圖中的每一個(gè)元器件是否和原理圖中的元器件匹配，是否是同種類型。

• 連接一致性：檢查電路中的連接是否一致，確保原理圖中兩點(diǎn)之間的連接，在版圖中也有正確的連接。

• 功能一致性：檢查設(shè)計(jì)的功能是否從邏輯上得到正確的實(shí)現(xiàn)，確保沒有錯(cuò)誤的元器件連接或缺失的連接。

• 輸入原理圖和版圖：設(shè)計(jì)師需要將芯片的原理圖和版圖輸入LVS工具，工具將這兩個(gè)設(shè)計(jì)文件進(jìn)行比較。

• 對(duì)比檢查：LVS工具會(huì)對(duì)比原理圖和版圖，檢查它們的結(jié)構(gòu)是否匹配。比如，檢查元器件是否正確連接，檢查電流路徑是否一致。

• 輸出報(bào)告：如果原理圖和版圖一致，LVS工具會(huì)輸出一個(gè)通過(guò)的報(bào)告。如果存在不一致，工具會(huì)輸出錯(cuò)誤或警告報(bào)告，指出具體的錯(cuò)誤位置。

• 確保設(shè)計(jì)正確性：LVS 確保芯片的版圖設(shè)計(jì)與原理圖一致，避免因布局錯(cuò)誤導(dǎo)致的功能失效。就像建筑工程中，建筑物的結(jié)構(gòu)需要與設(shè)計(jì)圖紙一致，才能確保安全和使用。

• 減少設(shè)計(jì)錯(cuò)誤：通過(guò)LVS，設(shè)計(jì)師能夠在物理實(shí)現(xiàn)階段及時(shí)發(fā)現(xiàn)原理圖與版圖之間的差異，避免在制造過(guò)程中的錯(cuò)誤，從而減少成本和時(shí)間浪費(fèi)。

• 提高生產(chǎn)良率：如果設(shè)計(jì)不一致，可能會(huì)導(dǎo)致芯片在生產(chǎn)過(guò)程中無(wú)法正常工作。LVS 幫助識(shí)別并糾正這些不一致，從而提高生產(chǎn)良率和芯片的可靠性。

• 芯片驗(yàn)證：LVS 是芯片設(shè)計(jì)驗(yàn)證的一部分，特別是在大規(guī)模集成電路（SoC）設(shè)計(jì)中，LVS 確保設(shè)計(jì)的準(zhǔn)確性和一致性。

• 制造前的最后檢查：LVS 通常是在版圖設(shè)計(jì)完成后進(jìn)行，它是制造之前的最后一步檢查，確保設(shè)計(jì)沒有錯(cuò)誤。

LVS 是芯片設(shè)計(jì)驗(yàn)證過(guò)程中的一個(gè)環(huán)節(jié)，它與其他工具（如 DRC 和后仿驗(yàn)證）配合使用：

• DRC（設(shè)計(jì)規(guī)則檢查）：檢查版圖設(shè)計(jì)是否符合制造工藝的規(guī)則，確保物理設(shè)計(jì)的可制造性。

• 后仿驗(yàn)證：驗(yàn)證芯片版圖的時(shí)序和功能是否符合預(yù)期，確保芯片在實(shí)際運(yùn)行中能夠正確工作。

LVS（Layout Versus Schematics）是芯片設(shè)計(jì)中的一個(gè)重要驗(yàn)證步驟，確保芯片的物理版圖與原理圖一致。通過(guò)LVS，設(shè)計(jì)師可以確保設(shè)計(jì)的功能和布局在最終的芯片中得以正確實(shí)現(xiàn)，避免因設(shè)計(jì)錯(cuò)誤導(dǎo)致芯片在生產(chǎn)過(guò)程中的故障。LVS是確保芯片設(shè)計(jì)正確性、可靠性和制造順利進(jìn)行的關(guān)鍵環(huán)節(jié)。

歡迎加入讀者交流群，備注姓名+公司+崗位。