（本文編譯自Semiconductor Engineering）

3D-IC和小芯片的概念讓整個行業都為之興奮。這可能標志著IP行業發展的下一個階段，但到目前為止，技術難題和成本問題限制了它的應用范圍，只有少數幾家公司在使用。即使在這些公司中，他們似乎也沒有從異構集成或復用中獲得明顯的益處。

嘗試實現這一目標并不是什么新鮮事。“十年前，我們就試圖創建一種用于構建小芯片的架構，”Marvell技術副總裁兼定制解決方案首席技術官Mark Kuemerle表示，“我們的目標是能夠定義一種架構，讓人們可以將多個小芯片組合在一起，以實現特定功能。神奇的是，通過將這些較小的芯片組合起來，我們可以使用耗電低得多的接口。我們可以將過去龐大、耗電、復雜且昂貴的系統，改造成一個基于小芯片的系統，從而提高整體效率。更重要的是，這將節省大量的開發成本，并大幅降低芯片的總體成本。但結果并非如此。最終的情況是，只有屈指可數的公司有能力開發小芯片。”

那么，為什么要這么做呢？其中一個主要的驅動因素是，有越來越多的內容雖然至關重要，但并不能體現差異化。西門子EDA中央工程解決方案總監Pratyush Kamal表示：“大眾市場距離采用3D-IC還需要幾年時間，但有些應用則非常適合它。市場上正在涌現出很多模塊化的趨勢。人們開始關注新的架構，相應的，他們也在思考如何讓這項技術走向大眾市場。”

過去，推動新技術發展的公司會投入必要的研發資金，然后這些技術會逐漸普及到大眾市場。Ansys產品營銷總監Marc Swinnen表示：“行業領導者會率先采用這項先進的新技術，人們普遍認為整個行業會紛紛效仿。但兩者之間的差距正在越來越大。領跑者已經超越了同行，并領先于主流水平。這令人擔憂，因為人們仍然普遍認為，隨著系統規模越來越大，特別是如果小芯片市場開始騰飛，3D-IC或2.5D將成為標準配置。但隨著這些差距的擴大，就有可能出現競爭替代的情況。”

簡而言之，那些為了保持競爭力而必須采用小芯片技術的公司，與那些希望采用小芯片技術的公司之間存在著更大的差距。“小芯片使我們能夠做更多前沿的工作，并使我們能夠在一個封裝上集成更多芯片，這有助于提升我們的性能，”Marvell的Kuemerle表示。

然而，這并不是追求3D-IC的唯一原因。“3D-IC技術具有許多優勢，包括性能提升、功耗降低以及小型化，”Rapidus設計解決方案現場首席技術官Rozalia Beica表示，“其應用范圍涵蓋從移動設備到人工智能、超級計算機和數據中心等高端領域。該技術能夠實現緊湊設計并提升性能。”

盡管如此，仍然存在重大挑戰。“大多數使用3D-IC的公司都是垂直整合型的，”Ansys的Swinnen表示，“他們是規模較大的公司，有足夠的資金和能力來設計芯片、設計中介層、對整個系統進行模擬、考慮封裝問題，并且要在眾多必須做出的架構選擇中進行考量。”

大芯片還是小PCB？

3D-IC不僅僅是縮小PCB上的所有東西。“為了獲得不同的益處，人們往往會改變比較的基準，”Swinnen表示，“這其實不太公平。PCB走向更小的系統，那就是SoC。如果你想要比PCB有更好的性能，那你就會選擇SoC。這是自然的演變。這也是我們40年來一直在做的事情。將其分解為多個小芯片，并不是因為你試圖把PCB做得更緊湊。而是因為要把原本的單芯片結構進行分解。比較的基準應該是單芯片，而不是PCB。”

但也并非總是如此。像高帶寬存儲（HBM）這樣早期成功的案例，會將更多的外部組件集成到一個封裝中。“隨著在封裝中引入更多功能的需求不斷增加，使用單片SoC類型結構來實現這一點變得越來越困難，”Rapidus的Beica表示，“并非所有功能都需要最先進的設計。雖然先進設計優先考慮最高性能目標和最小外形尺寸，但當異構性很重要，并且系統內需要更多功能時，這種方法可能并不是最有效的方法。”

此外，如果小芯片隨時可用，則3D-IC可被視為封裝內的PCB。“PCB實際上限制了芯片之間相互通信的帶寬量，”Eliyan首席執行官兼聯合創始人Ramin Farjadrad表示，“過去20年，PCB的帶寬提升幅度不到兩個數量級，而芯片的帶寬提升幅度達到了五個數量級。這是造成內存和I/O瓶頸的主要原因。通過將相當于一塊PCB的東西移到封裝內部（見圖1），我們稱之為凸點或微凸點的焊球密度會顯著提高。芯片之間的距離也會顯著縮短。這些芯片裸片之間就能以更低的功率獲得更高的帶寬。”

圖1：小芯片是半導體的未來。

圖源：Eliyan

單片芯片工藝的持續發展受到良率的制約。Cadence SSG產品營銷總監Mayank Bhatnagar 表示：“人們正面臨光罩極限的問題。如果你想制造一塊大型的硅芯片，那么在遠未達到光罩極限之前，就會開始出現良率問題。如果無法實現盈利性生產，那么制造它實際上就毫無意義。而這正是非常大的單片芯片的發展困境。它們變得太大了。良率下降，而且降幅大到使其變得不經濟。”

并非所有的芯片都需要使用最先進的工藝節點。西門子的Kamal表示：“AI要求芯片上有更多的SRAM，而SRAM的規模并沒有響應縮小。從理論上講，5nm工藝下的SRAM位單元是最小的，之后其尺寸就開始增大。但如果你看一下每個存儲單元的成本，就會發現早在5納米工藝之前，成本的縮減就已經停止了。盡管我們從7納米工藝發展到了5納米工藝，存儲單元的每位成本卻變得更高了。現在有兩件事同時發生。一是需要更多的SRAM，另一方面SRAM更貴了。3D技術由于其芯片間的緊密連接，幾乎可以實現兩個芯片之間的零延遲接口，這使得我們可以嘗試不同的層級結構和緩存結構。”

理想情況下，每個組件都會采用最佳的技術。“我們可以用尖端技術制造巨大的芯片，而小芯片則成為了幫助我們實現這一點的手段，”Kuemerle表示，“我們將芯片分割成更多的部分，這樣就能突破限制，獲得比在一次集成流片中更多的硅芯片面積。我們可以將I/O技術與核心芯片技術相結合，這樣就能突破極限，使用最好的可用技術，而這些技術往往也是最昂貴的。”

技術和開發成本的結合正推動更多公司朝這個方向發展。Cadence的Bhatnagar表示：“隨著最新工藝節點的發展，每個晶體管的成本正在上升。將設計的每個部分都轉移到新工藝節點是沒有意義的，因為大多數設計可能不會從中受益。如果你有一個射頻收發器或模擬模塊，它并不會因為每個晶體管成本的降低而受益。另一方面，你還必須為新的工藝節點重新設計它。當你進行芯片拆分時，就只能轉移那些能從新工藝節點中受益的部分。”

這聽起來很誘人，但在新設計中重復使用以前設計好的小芯片卻充滿了風險。

成本效益

數據中心似乎對價格不太敏感。“AI非常看重高性能、非常復雜且規模龐大的硅芯片系統，以至于對他們來說，投入巨額資金來追逐這個市場是值得的，”Swinnen表示，“他們有理由需要這些巨大的3D芯片。”

其余行業仍在觀望。Kamal表示：“當我與我們的移動客戶交談時，我感覺他們還沒有為3D-IC做好準備，因為從經濟角度來看，這對他們來說還不合理。但與此同時，他們也明白自己正面臨芯片尺寸微縮的極限。從5nm到3nm再到2nm，他們獲得的性能提升微乎其微，而且這種微小的提升是以高昂的成本為代價的。他們采用這些節點的唯一原因是為了從晶體管中獲得最大性能，尤其是在GAA這種新晶體管架構的推動下。但GAA是一個非常復雜的工藝，良率很低。”

問題有兩個方面。首先，他們需要采用全新的設計和封裝方法。其次，他們需要從單次流片轉向多次流片。Blue Cheetah首席執行官Elad Alon表示：“對于一家公司來說，采用小芯片設計風格可能是有意義的。這意味著他們需要多套掩模版，可能需要多次流片，與在先進工藝節點上制造更大的單片芯片相比，初始的非經常性工程費用（NRE）高得讓人難以接受。如果堅持使用單片芯片解決方案，那么推出產品所需的NRE可能會更低。”

目前仍有幾項技術挑戰需要解決。“當我想到3D技術時，我首先會想到混合鍵合技術，因為這是真正物有所值的技術，”Kuemerle表示。“它有助于解決一些散熱方面的挑戰，提供非常高的連接性和非常低的功耗。這涉及將硅片減薄到極小的厚度，并以非常細的間距集成銅對銅鍵合。”

HBM仍在努力實現這一目標。“3D內存目前仍然只使用微凸點將內存連接到主芯片，”他表示，“內存供應商正在研究混合鍵合方法，我們都希望這種方法能在不久的將來投入生產。”

去除PHY可能會大幅提升性能。Kamal表示：“當采用幾乎無PHY的架構時，我們所說的是一種非常精細的3D互連結構，互連尺寸非常小，而這只能通過晶圓級堆疊才能實現。如果采用晶圓級堆疊，互連間距會更長，這就是我劃定的界限。那樣的話，就需要特殊的緩沖器，而且想要實現無PHY架構可能有些勉強。這是任何3D堆疊都面臨的挑戰——至少有一個芯片的背面有金屬層。一旦將兩個芯片融合在一起，仍然需要將I/O信號引出，電源通過基板引出。”

功率密度和散熱方面的挑戰正成為眾所周知的問題，但還有其他問題需要考慮。“假設你有前端制程，即晶體管層，以及具有背面金屬層的芯片，以便將I/O信號引出芯片，”Kamal解釋道，“現在晶體管堆棧的兩側都有金屬。這樣一來，計量工作就變得極具挑戰性。如果需要對某些東西進行檢測，你會想使用X射線成像技術或某種視覺掃描技術，但這會非常困難。此外，聚焦離子束技術使用硅片的背面進入芯片內部并進行修改。當我們試圖調試某些東西并為芯片故障建立假設時，我們稱之為對IC進行聚焦離子束（FIB）處理。你進行一些聚焦離子束處理操作，然后根據這些實驗對芯片進行重新設計，接著重新制作掩膜版并重新制作設計。現在，你失去了從背面進行聚焦離子束處理的能力。如果你設計了一個芯片，但它在實際應用中無法正常工作，那么在調試芯片方面就存在很大的困難。”

異構堆疊增加了復雜性。“異構集成需要將不同的技術，包括新舊技術結合起來，”Fraunhofer IIS自適應系統工程部高效電子負責人Andy Heinig表示，“一個顯著的區別在于舊技術節點的信號電平。新節點需要低得多的信號電平，而舊節點需要更高的信號電平。在這方面實現兼容性是一個挑戰。通常情況下，只需要輕量級的芯片間接口，因為在較舊的技術中，數字IP的集成在空間方面受到很大限制。”

重復使用又增加了更多復雜性。“對于3D技術而言，最大的限制是希望兩個芯片的尺寸相匹配，”Kamal表示，“否則，就會浪費芯片面積。你可以進行晶圓上芯片的集成，其中一個芯片的尺寸與另一個芯片不完全相同，但這樣在晶圓級封裝或集成過程中，可處理的芯片數量就會減少。這存在一個生產效率的挑戰。但作為架構師，一個優勢是不必追求同構，異構也是可行的。一個芯片可以采用5納米工藝，另一個采用3納米工藝。

結論

3D-IC有可能改變IP和半導體行業，但它仍然是一個非常昂貴的選擇，目前僅適用于數據中心，而且即便在數據中心得以應用也只是因為人工智能AI的需求。還有許多挑戰尚未克服，而且看來3D-IC的概念對于大眾來說仍然是未來的事情。

在3D-IC能夠超越IDM公司的應用范疇之前，還需要在接口、標準、工具和方法等方面做大量工作。