近期，中國科學(xué)技術(shù)大學(xué)潘建偉院士團隊成功研制了“祖沖之三號”超導(dǎo)量子計算機原型機，再次刷新了量子計算優(yōu)越性記錄。

該設(shè)備由 105 個量子比特組成，并實現(xiàn)了極高的操作保真度：單量子比特門保真度達 99.90%，雙量子比特門保真度為 99.62%，讀出保真度達 99.18%。

在實驗中，研究人員在“祖沖之三號”上完成了 83 量子比特、32 周期的隨機電路采樣任務(wù)，僅用幾百秒就生成了 100 萬個樣本。

（來源：Physical Review Letters）

這一成果極大地突破了當前量子硬件的能力極限。據(jù)估計，即便在最強大的經(jīng)典超級計算機 Frontier 上，完成相同任務(wù)大約需要 6.4×109 年。

此前，谷歌的“懸鈴木”處理器在 32 個周期內(nèi)實現(xiàn)了 67 個量子比特（SYC-67），以及在 24 個周期內(nèi)實現(xiàn)了 70 個量子比特（SYC-70），并保持著最大規(guī)模隨機量子電路的記錄。

此次“祖沖之三號”打破了這一記錄，使得經(jīng)典模擬的成本比谷歌的 SYC-67 和 SYC-70 實驗高出六個數(shù)量級，從而為量子計算優(yōu)勢確立了新的基準。該研究不僅推動了量子計算領(lǐng)域的發(fā)展，還為量子處理器在解決復(fù)雜現(xiàn)實問題中發(fā)揮關(guān)鍵作用開辟了新的道路。

近日，相關(guān)論文發(fā)表在Physical Review Letters，題目為《以基于 105 量子比特的“祖沖之三號”處理器建立量子計算優(yōu)勢新基準》（Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi 3.0 Processor）[1]。

圖丨相關(guān)論文（來源：Physical Review Letters）

“祖沖之三號”量子處理器是其前身“祖沖之二號”的重大升級，無論是在量子比特的數(shù)量還是質(zhì)量上都具有顯著提升。它容納了 105 個 Transmon 量子比特，并以 15 行 7 列的布局排列組成二維矩形晶格。

研究人員從處理器中選擇了最多 83 個量子比特進行實驗，展示了其在量子計算領(lǐng)域的強大性能。

“祖沖之三號”最重要的進步之一是相干時間的增強，這得益于一系列關(guān)鍵策略的實施。

第一，優(yōu)化了量子比特的電路參數(shù)，包括電容和約瑟夫森電感，以降低對電荷和通量噪聲的敏感性。

第二，基于調(diào)整量子比特電容器墊的形狀來優(yōu)化電場分布，盡最大可能地減少表面介電損耗。

第三，布線中的衰減器配置得到了升級，有效減輕了室溫電子設(shè)備的噪聲，從而顯著縮短了退相干時間。

最后，更新了芯片制造工藝，通過光刻技術(shù)在頂部藍寶石襯底上定義鉭制基礎(chǔ)組件，在底部藍寶石襯底上定義鋁制組件，再利用銦凸塊倒裝芯片技術(shù)將二者結(jié)合。

該方案在減輕界面處的污染的同時，還將量子比特的弛豫時間提升到 72μs，去相時間提高到 58μs。

在門操作性能方面，單量子比特門與類 iSwap 門的校準過程延續(xù)了此前“祖沖之二號”的方法。得益于相干時間的提升，當同時應(yīng)用所有門時，單量子比特門（e1）和類 iSwap 門（e2）的平均泡利誤差分別降低至 0.10% 和 0.38%。

（來源：Physical Review Letters）

讀取性能是“祖沖之三號”的另一項重大進步。該課題組將量子比特和讀出諧振器之間的耦合強度提高到約 130MHz，并將讀出諧振器的線寬調(diào)整到 10MHz 左右，旨在實現(xiàn)高保真度的快速讀出。但不可忽視的是，弛豫時間會隨著耦合強度和線寬的增大而縮短。

為解決這一問題，研究人員通過優(yōu)化帶通濾波器的設(shè)計，保護色散量子比特免受珀塞爾效應(yīng)的干擾（注：珀塞爾效應(yīng)，指的是量子發(fā)射體的自發(fā)輻射特性會受到周圍環(huán)境的影響）。

為減少熱噪聲對狀態(tài)準備的影響，縮短每次采樣的持續(xù)時間，該團隊在每次采樣任務(wù)開始前會進行三輪測量，并通過單量子比特門將量子比特恢復(fù)到 |0? 狀態(tài)。結(jié)果顯示，一系列優(yōu)化后，83 個量子比特的平均讀出誤差減少到 0.82%。

在初始校準之后，該課題組繼續(xù)進行隨機量子電路采樣，以評估量子處理器的整體性能。為進一步擴大量子計算與經(jīng)典模擬之間的性能差距，在設(shè)計隨機量子電路時，研究人員采用了領(lǐng)域內(nèi)的已有方法。

值得注意的是，每層兩量子比特門中的兩量子比特類 iSwap 門都按照特定的 A、B、C 和 D 模式排列，并在每個周期中按照 ABCD-CDAB 的順序執(zhí)行，這種獨特的設(shè)計有助于優(yōu)化電路性能。

（來源：Physical Review Letters）

在實驗中，研究人員成功實現(xiàn)了 83 個量子比特、12 到 32 個周期的隨機電路采樣。對于具有 83 個量子比特和 32 個周期的最大全電路，研究人員總共收集了大約 4.1×10? 個比特串。

為了評估電路的保真度，研究人員還從 4-patch 中收集了相應(yīng)的比特串，其實驗保真度為 0.030%，而理論估計的保真度為 0.033%。

二者的高度一致性結(jié)果表明，即使在量子比特規(guī)模較大且電路深度較高的情況下，采用離散誤差模型來估計保真度仍然具有高度可靠性。基于此，研究人員估計具有 83 個量子比特和 32 個周期的整個電路的保真度為 0.025%。

張量網(wǎng)絡(luò)算法是目前用于模擬隨機量子電路的前沿經(jīng)典算法。為了進一步量化量子計算的優(yōu)越性，研究人員采用這種方法對具有 80 個量子比特和 32 個周期的最復(fù)雜電路的經(jīng)典計算成本進行了評估。

在考慮到內(nèi)存限制的情況下，研究人員采用了最先進的方法研究了以下兩種情況：

第一種情況是將內(nèi)存限制在 9.2PB，這與當前最強大的超級計算機 Frontier 的內(nèi)存容量相當。

基于該條件，使用經(jīng)典計算機從 83 量子比特、32 周期的隨機電路生成 100 萬個保真度為 0.025% 的不相關(guān)比特串，所需的浮點運算（FLOP，F(xiàn)loating Point Operations Per Second）估計數(shù)量為 8.4×1033。

相比之下，谷歌最新的量子計算優(yōu)勢實驗 SYC-67 的經(jīng)典模擬復(fù)雜度估計為 4.7×1027，用于以與實驗匹配的保真度復(fù)制相同數(shù)量的比特串。這意味著，模擬“祖沖之三號”最具挑戰(zhàn)性的隨機量子電路的經(jīng)典成本比 SYC-67 高出六個數(shù)量級。

綜上所述，“祖沖之三號”不僅在量子比特數(shù)量上取得了突破，還顯著提高了量子操控的精度，這種雙重進步是擴展量子計算能力的關(guān)鍵。

基于這一強大的平臺，研究人員成功執(zhí)行了比谷歌之前實現(xiàn)的更大規(guī)模的隨機電路采樣，進一步拉大了經(jīng)典計算與量子計算之間的計算能力差距。這一成果不僅是量子硬件進步的有力證明，也為量子計算在優(yōu)化算法、機器學(xué)習(xí)模型及藥物研發(fā)等前沿領(lǐng)域的實際應(yīng)用奠定了堅實的基礎(chǔ)。

參考資料：

1.Gao,D. et al. Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi3.0 Processor.Physical Review Letters134, 090601(2025). https://doi.org/10.1103/PhysRevLett.134.090601

運營/排版：何晨龍