后仿驗(yàn)證是集成電路設(shè)計(jì)過(guò)程中一個(gè)重要的驗(yàn)證步驟，目的是通過(guò)仿真檢查芯片設(shè)計(jì)的行為是否符合預(yù)期，特別是當(dāng)芯片的版圖完成后，確保設(shè)計(jì)的功能和性能在物理實(shí)現(xiàn)之后仍然能夠正常工作。可以把后仿驗(yàn)證比作是在實(shí)際建造房屋后，通過(guò)模擬不同的使用情境來(lái)檢查房屋是否符合安全和舒適的要求。

1.后仿驗(yàn)證的目的

后仿驗(yàn)證的主要目的是確認(rèn)芯片在完成版圖設(shè)計(jì)后，是否能按照預(yù)期的功能正常運(yùn)行，尤其是在面對(duì)實(shí)際制造過(guò)程中可能出現(xiàn)的各種問(wèn)題時(shí)，是否仍能穩(wěn)定工作。

2.后仿驗(yàn)證的基本步驟

后仿驗(yàn)證通常是在芯片設(shè)計(jì)的布局布線階段完成后進(jìn)行，經(jīng)過(guò)前期的邏輯設(shè)計(jì)、功能驗(yàn)證和時(shí)序分析之后，進(jìn)入到物理版圖設(shè)計(jì)并完成后，進(jìn)行如下幾個(gè)關(guān)鍵步驟：

• 版圖與原理圖一致性檢查：后仿驗(yàn)證首先要確認(rèn)版圖設(shè)計(jì)是否與最初的電路原理圖一致，確保沒(méi)有邏輯上的錯(cuò)誤或者遺漏。

• 時(shí)序驗(yàn)證：芯片設(shè)計(jì)中，信號(hào)傳輸?shù)乃俣取⒀舆t和時(shí)序都至關(guān)重要。后仿驗(yàn)證會(huì)檢查設(shè)計(jì)中的時(shí)序是否符合預(yù)定的要求，確保信號(hào)能夠在規(guī)定的時(shí)鐘周期內(nèi)正確傳遞。

• 電氣行為模擬：通過(guò)模擬芯片版圖中元器件的電氣行為，確保電路在不同的工作條件下能夠正常運(yùn)作。例如，檢查電流、電壓的變化是否符合預(yù)期，確保沒(méi)有過(guò)熱、功耗過(guò)大或電路損壞等問(wèn)題。

• 功能驗(yàn)證：后仿驗(yàn)證確保芯片的功能符合設(shè)計(jì)要求。即使前期的設(shè)計(jì)都通過(guò)了模擬驗(yàn)證，版圖設(shè)計(jì)后，芯片在實(shí)際運(yùn)行中的行為仍需要通過(guò)后仿驗(yàn)證來(lái)確認(rèn)。

• 發(fā)現(xiàn)潛在問(wèn)題：后仿驗(yàn)證能夠檢測(cè)到一些在前期設(shè)計(jì)階段無(wú)法發(fā)現(xiàn)的問(wèn)題，尤其是與實(shí)際電氣性能、布線、功耗等相關(guān)的問(wèn)題，這些問(wèn)題如果不及時(shí)發(fā)現(xiàn)，會(huì)在芯片生產(chǎn)后導(dǎo)致嚴(yán)重的故障。

• 提高生產(chǎn)良率：通過(guò)在設(shè)計(jì)階段完成后仿驗(yàn)證，可以減少生產(chǎn)過(guò)程中由于設(shè)計(jì)錯(cuò)誤導(dǎo)致的返工，從而提高生產(chǎn)效率和良品率，節(jié)省時(shí)間和成本。

后仿驗(yàn)證依賴(lài)于專(zhuān)門(mén)的仿真軟件工具，這些工具會(huì)使用設(shè)計(jì)中的版圖數(shù)據(jù)來(lái)模擬電路的行為。仿真工具可以執(zhí)行不同類(lèi)型的仿真，例如：

• 靜態(tài)時(shí)序分析（STA）：檢查電路中信號(hào)傳播的時(shí)序，確保各個(gè)信號(hào)在適當(dāng)?shù)臅r(shí)鐘周期內(nèi)到達(dá)目標(biāo)元器件。

• 功能仿真：驗(yàn)證電路的邏輯功能是否符合設(shè)計(jì)要求，模擬電路在不同輸入下的響應(yīng)。

• 功耗分析：模擬芯片在不同工作負(fù)載下的功耗，確保芯片在實(shí)際應(yīng)用中不會(huì)因?yàn)檫^(guò)高的功耗而過(guò)熱或損壞。

后仿驗(yàn)證與前期的邏輯驗(yàn)證、時(shí)序分析等工作相輔相成：

• 前期邏輯驗(yàn)證：在芯片設(shè)計(jì)的早期階段，通過(guò)仿真工具驗(yàn)證設(shè)計(jì)的邏輯正確性。

• 后期版圖驗(yàn)證：版圖完成后，后仿驗(yàn)證確保版圖設(shè)計(jì)的物理實(shí)現(xiàn)和邏輯設(shè)計(jì)的一致性。

• 靜態(tài)時(shí)序分析（STA）：后仿驗(yàn)證還會(huì)結(jié)合STA來(lái)確保芯片的時(shí)序問(wèn)題得到解決，避免在芯片工作過(guò)程中出現(xiàn)時(shí)序錯(cuò)誤。

• 設(shè)計(jì)復(fù)雜性：隨著芯片設(shè)計(jì)的復(fù)雜性增加，后仿驗(yàn)證的工作量也會(huì)大幅增加，需要處理更多的元器件、更多的時(shí)序路徑。

• 仿真精度：仿真工具的精度直接影響后仿驗(yàn)證的有效性。需要保證工具模擬的結(jié)果盡可能接近實(shí)際芯片的行為。

• 計(jì)算資源：后仿驗(yàn)證的過(guò)程可能會(huì)消耗大量計(jì)算資源，尤其是在高性能芯片的設(shè)計(jì)中，仿真速度和準(zhǔn)確性需要在計(jì)算能力和時(shí)間之間進(jìn)行權(quán)衡。

后仿驗(yàn)證是芯片設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)，它確保設(shè)計(jì)的版圖能夠按照預(yù)期工作，并且驗(yàn)證芯片在實(shí)際運(yùn)行中的性能。通過(guò)后仿驗(yàn)證，設(shè)計(jì)人員能夠發(fā)現(xiàn)潛在的錯(cuò)誤，避免在芯片生產(chǎn)后出現(xiàn)問(wèn)題，從而提高芯片的質(zhì)量和生產(chǎn)效率。后仿驗(yàn)證不僅關(guān)注功能和時(shí)序，還涉及功耗和電氣行為的模擬，是確保集成電路設(shè)計(jì)成功的必不可少的環(huán)節(jié)。

歡迎加入讀者交流群，備注姓名+公司+崗位。