后端布局布線（Place and Route，PR）是集成電路設(shè)計(jì)中的一個(gè)重要環(huán)節(jié)，它主要涉及如何在硅片上合理地安排電路元器件的位置，并通過布線將這些元器件連接起來，以確保芯片能夠正確地工作。這個(gè)過程是芯片設(shè)計(jì)的最后階段之一，它將前端的邏輯設(shè)計(jì)轉(zhuǎn)化為物理實(shí)現(xiàn)。

1.布局（Place）

布局階段的主要任務(wù)是確定電路元器件（如標(biāo)準(zhǔn)單元、存儲單元等）在芯片上的具體位置。可以將布局比作一個(gè)城市的規(guī)劃，設(shè)計(jì)師需要將不同的功能區(qū)域（如住宅區(qū)、商業(yè)區(qū)等）合理安排，以確保所有區(qū)域都能高效運(yùn)作，并能提供足夠的空間和基礎(chǔ)設(shè)施。

布局的關(guān)鍵步驟：

• 元器件選擇：首先，需要選擇并定義設(shè)計(jì)中使用的標(biāo)準(zhǔn)單元（Standard Cells）。這些標(biāo)準(zhǔn)單元包括邏輯門、觸發(fā)器、加法器等基本元件，所有這些元件將組合成完整的電路。

• 位置優(yōu)化：通過布局優(yōu)化工具，設(shè)計(jì)人員將根據(jù)設(shè)計(jì)要求優(yōu)化元器件的位置。例如，要考慮信號傳輸?shù)木嚯x、元器件之間的相互影響，以及芯片的功耗、面積等因素。

• 區(qū)域劃分：布局過程中，還會(huì)對芯片進(jìn)行區(qū)域劃分，確保高功耗電路與低功耗電路、模擬電路與數(shù)字電路的合理分布，避免信號干擾或不必要的功耗浪費(fèi)。

• 時(shí)鐘樹布局：時(shí)鐘樹是整個(gè)芯片的關(guān)鍵，布局時(shí)需要確保時(shí)鐘信號能夠均勻分布到每個(gè)觸發(fā)器，避免時(shí)鐘偏移等問題，保證芯片的同步工作。

布線是指將布局階段確定的位置進(jìn)行連接，形成完整的電路網(wǎng)絡(luò)。布線過程類似于城市規(guī)劃中的道路建設(shè)，設(shè)計(jì)人員需要為各個(gè)區(qū)域（元器件）之間提供有效的交通路線（電氣連接）。布線不僅要確保各個(gè)元器件之間的連接，而且要優(yōu)化信號傳輸?shù)难舆t和噪聲。

布線的關(guān)鍵步驟：

• 信號線鋪設(shè)：在布線階段，設(shè)計(jì)工具會(huì)根據(jù)布局好的元器件位置，自動(dòng)或手動(dòng)設(shè)計(jì)信號線。每條信號線必須連接合適的元器件，并且避免交叉或短路。

• 層次規(guī)劃：布線不僅僅是在一個(gè)平面上進(jìn)行，現(xiàn)代芯片的布線通常會(huì)使用多層金屬線。每層金屬線負(fù)責(zé)不同的功能，如電源、信號傳輸?shù)取ＴO(shè)計(jì)人員需要根據(jù)芯片的需求選擇合適的布線層次和布線寬度，確保每條線路的承載能力和信號傳輸質(zhì)量。

• 時(shí)序優(yōu)化：布線過程中需要優(yōu)化信號傳輸?shù)臅r(shí)序，確保數(shù)據(jù)能夠在時(shí)鐘周期內(nèi)正確地傳遞。如果信號傳輸路徑過長或者過于復(fù)雜，可能導(dǎo)致時(shí)序違例，影響芯片的穩(wěn)定性和性能。

• 信號完整性：在布線時(shí)，除了確保連接正確外，還需要注意信號的完整性。例如，減少串?dāng)_、避免信號反射、合理布置電源和地線等，以確保信號不會(huì)受到干擾。

• 面積優(yōu)化：在滿足性能要求的前提下，盡量減少芯片的面積。面積過大不僅影響成本，還可能增加功耗和散熱問題。

• 功耗優(yōu)化：布線時(shí)需要考慮功耗分布，減少高功耗元件與其他部分的交互，優(yōu)化電源管理和時(shí)鐘分布。

• 時(shí)序優(yōu)化：通過合理的布局和布線設(shè)計(jì)，確保信號的傳輸延遲符合時(shí)序要求，避免時(shí)序違例。

• 制造可行性：布線過程中需要考慮到芯片制造工藝的限制，例如線路寬度、層間間距等，確保設(shè)計(jì)的物理實(shí)現(xiàn)能夠順利通過制造。

• 時(shí)序收斂問題：由于布線和布局優(yōu)化的影響，時(shí)序收斂往往是一個(gè)挑戰(zhàn)。設(shè)計(jì)人員需要多次迭代優(yōu)化布局布線，以確保時(shí)序的滿足。

• 復(fù)雜度和規(guī)模：隨著芯片規(guī)模的增大，布局布線的復(fù)雜度也大大增加。特別是對于多核、SoC芯片，布局布線的工作量和難度更為復(fù)雜。

• 信號完整性和噪聲問題：復(fù)雜的布線可能引入信號干擾和噪聲，尤其是在高速信號傳輸時(shí)，這對電路的穩(wěn)定性和性能產(chǎn)生很大影響。

• 物理設(shè)計(jì)規(guī)則：在布線過程中，必須遵循制造工藝的物理設(shè)計(jì)規(guī)則（Design Rule），如線路寬度、間距、過孔設(shè)計(jì)等，否則可能導(dǎo)致制造失敗。

在布局布線完成后，設(shè)計(jì)人員需要通過一系列驗(yàn)證工具進(jìn)行檢查：

• 后仿驗(yàn)證：驗(yàn)證布局布線后的電路是否能夠按預(yù)期功能工作，是否存在時(shí)序違例、信號丟失等問題。

• 靜態(tài)時(shí)序分析（STA）：檢查所有信號的傳播時(shí)間是否符合時(shí)鐘周期要求，確保時(shí)序滿足。

• 設(shè)計(jì)規(guī)則檢查（DRC）：驗(yàn)證版圖是否符合制造工藝的設(shè)計(jì)規(guī)則，如線路寬度、層間間距等。

• 版圖與原理圖一致性檢查（LVS）：確保版圖設(shè)計(jì)與原理圖設(shè)計(jì)一致，電路邏輯沒有錯(cuò)誤。

歡迎加入讀者交流群，備注姓名+公司+崗位。