（本文編譯自Semiconductor Engineering）

支撐人工智能革命的先進制程芯片需求呈現爆發式增長，正持續考驗全球半導體產業的供給能力。從支撐大語言模型的超大規模數據中心，到智能手機、物聯網設備和自動駕駛系統的邊緣AI，各領域對尖端半導體的渴求已形成疊加效應。然而，這類芯片的制造高度依賴極紫外（EUV）光刻技術，該技術本身的規模化瓶頸已成為制約行業發展的關鍵障礙。

自2019年首批商用EUV芯片問世以來，設備迭代、掩模生成和光刻膠技術的持續改進已使該技術趨于穩定。盡管良率持續提升，但與成熟度更高的深紫外（DUV）光刻相比仍存在顯著差距。工藝穩定性需要持續監控與微調，而發電設備、專用設備及耗材方面的高額投入，使得EUV技術的普及仍面臨經濟性挑戰。

AI需求曲線垂直化

AI算力需求呈現垂直增長態勢，直接重塑半導體產業格局。AI工作負載、高帶寬存儲（HBM）及新一代移動計算設備，共同推動著制程節點向更精細方向演進。每次技術迭代都意味著更復雜的EUV制造工藝，其中高數值孔徑（High-NA）EUV已成為1.8納米及以下制程量產的唯一可行方案。

英偉達、AMD和英特爾的尖端AI芯片已普遍采用EUV制造的5nm和3nm工藝，而向2nm全環繞柵極（GAA）晶體管的演進將進一步增強對EUV技術的依賴。

在HBM領域，三星、美光、SK海力士正選擇性部署EUV技術，雖然存儲單元陣列仍以采用DUV為主，但邏輯電路等關鍵零件已開始導入EUV技術以提升密度與精度。

除了AI和HBM，用于5G、自動駕駛系統和邊緣計算的下一代邏輯器件，在某些關鍵層上也將需要極紫外光刻（EUV）技術的分辨率優勢。根本挑戰在于，盡管對AI芯片的需求呈指數級增長，但能夠生產基于EUV的芯片的晶圓廠數量仍然有限。

目前全球僅臺積電、三星、英特爾、SK海力士和美光五家企業具備EUV量產能力，共同掌控著5nm制程的全球供給。日本Rapidus聯盟攜北海道IIM-1晶圓廠加入戰局，計劃2027年實現EUV量產，但行業寡頭格局短期難以改變。

ASML作為EUV設備唯一供應商，其訂單積壓已超過三年。臺積電美國廠、英特爾歐美擴建項目、三星德州代廠工計劃對EUV設備的渴求，使得供需缺口持續擴大。據預測，未來5-7年AI芯片市場規模將膨脹至當前10倍規模，臺積電2nm工藝訂單排期已延至2026年。

EUV設備瓶頸

面對EUV設備瓶頸，由政府支持的研究中心積極介入。比利時的imec和由美國芯片法案資助的EUV Accelerator等設施，專注于推動EUV掩模技術、工藝控制和抗蝕劑化學的發展，以提高良率并降低每片晶圓的成本。

imec在測試和驗證下一代掩模材料方面發揮了關鍵作用，這些材料可提高特征分辨率，同時減少隨機缺陷。EUV Accelerator則通過提供尖端EUV工具和研究平臺，加速制造和行業采用。

由于EUV的使用和成本限制，許多領先的晶圓廠開始轉向創新的光刻策略。混合光刻技術已成為標準，即EUV僅用于最關鍵的層，而193nm ArF、ArF浸沒和KrF（248nm）掃描儀處理要求不高的特征。多重曝光技術，如雙重和四重曝光，也將DUV的應用范圍大幅擴展，使晶圓廠無需進行EUV投資即可生產更小的特征尺寸。此外，一些公司還在探索納米壓印光刻（NIL）和特定層的自組裝圖案化等技術。

EUV光刻技術還面臨著掩模基礎設施的挑戰。EUV掩模的反射式結構引入了新的故障模式，微小缺陷就可能導致圖案化故障，增加缺陷率并降低良率。

為解決這一問題，研究人員在改進多光束掩模寫入器、高透明度薄膜以及實現無缺陷掩模坯料等方面不斷努力。多光束電子束掩模寫入技術顯著減少了創建高精度、無缺陷掩模所需的時間。傳統的單光束掩模寫入器速度慢且容易出現圖案錯誤，但多光束系統使用數千條平行電子束來加速生產，同時保持亞納米精度。

薄膜技術（即掩膜上的保護層）也取得了顯著的進步。早期的EUV薄膜非常脆弱，傳輸效率低，降低了掃描儀的生產率。新型碳基薄膜顯著提高了熱穩定性和傳輸率，延長了掩膜的使用壽命，且不會退化。這反過來又減少了頻繁更換掩膜的需要，而更換掩膜是一個昂貴且耗時的過程。此外，它還提高了晶圓之間的一致性。

掩模耐久性、圖案保真度和整體缺陷控制方面的進步有助于晶圓廠將EUV良率推向與更成熟的DUV技術相當的水平，但掩模成本仍然是一項沉重的財務負擔。該行業正在積極努力應對這些經濟挑戰和技術挑戰。

材料進步

光刻膠材料同樣是實現EUV光刻高良率和工藝穩定性的關鍵難題。化學放大光刻膠（CAR）雖長期作為行業標準，但在先進節點面臨酸擴散和隨機缺陷等問題，限制了其滿足下一代半導體制造要求的能力。

為克服這些局限性，業界積極探索金屬氧化物光刻膠（MOR）、Aether干光刻膠技術以及多觸發光刻膠（MTR）等替代技術。MOR在EUV波長下吸收率強、對比度好，但對工藝條件敏感；Aether干光刻膠技術通過氣相沉積施加MOR，增強了工藝控制；MTR使用小分子實現更小特征尺寸和更高分辨率，采用受控催化過程減少酸擴散。然而，這些光刻膠平臺都存在各自的工藝敏感性，需要晶圓廠加以解決。

隨著半導體制造商向高NA EUV過渡，這些材料限制將變得更加明顯，需要突破分子工程界限的新型光刻膠和底層。雖然目前沒有一種光刻膠平臺能夠滿足所有EUV要求，但CAR、MOR、MTR和干光刻膠的不斷進步代表了解決EUV最緊迫的材料挑戰的多種途徑。

AI工藝控制

在工藝控制方面，晶圓廠越來越依賴AI和機器學習技術。Tignis和新思科技等公司開發的以AI驅動的計量工具，能夠實時分析工藝變化并糾正影響良率的因素。

這些系統可根據實時數據動態調整掃描儀參數，優化曝光劑量、對準公差和抗蝕劑烘烤條件，減少變化。機器學習模型經過大量晶圓訓練，能夠識別隨機缺陷趨勢并提出糾正措施，加速EUV開發的學習周期，實現一次成功曝光，并提供快速的按需故障排除。

隨著EUV光刻技術的規模化應用，人工智能驅動的工藝控制將成為晶圓廠之間的關鍵分水嶺：成功最大化光刻機產能的廠商與那些持續受工藝波動困擾的廠商將拉開顯著差距。

擴大EUV規模的途徑

EUV最大的成本驅動因素之一是光源。EUV光刻依靠高能激光源產生波長為13.5nm的極紫外光，但這些光源效率低下，大部分能量在到達晶圓前就已損失。

ASML的最新一代掃描儀功耗巨大，運營成本高昂。勞倫斯利弗莫爾國家實驗室（LLNL）的研究人員正在探索替代的激光驅動等離子源，以提高EUV功率效率。他們開發的二極管泵浦固態激光器（DPSSL）電氣效率更高，總體功耗更低，有望降低每片晶圓的成本，同時保持良率。

沖繩科學技術研究所（OIST）則致力于提高掃描儀本身的光子利用率，通過優化鏡面涂層和減少光學像差，增加到達晶圓的光的百分比，提高工具效率并減少曝光時間。

將EUV擴展到尖端晶圓廠之外

要使EUV擴展到全球最大芯片制造商之外的晶圓廠，需要采用替代的商業模式和基礎設施戰略。

一方面，生產線上的所有設備都需要大量投資，這給企業帶來了巨大的財務風險；另一方面，在imec和美國芯片法案資助的EUV Accelerator等研究中心共享EUV基礎設施，以及采取類似芯片的策略，讓專門生產特定芯片的晶圓廠擁有市場，而非每家都試圖采用全節點EUV，這些都為擴大EUV應用提供了潛在的解決方案。

每種模式都代表著擴大EUV應用的潛在解決方案，但都依賴于成本降低、工藝控制和基礎設施開發的持續進步。對基于EUV的芯片的需求只會加速增長，而該技術能否不局限于行業最大的參與者將決定半導體制造的下一階段。

結語

EUV光刻技術的未來發展取決于需求增長與行業擴展能力之間的博弈。下一代先進節點處理器將推動制造能力達到極限，滿足這一需求需要從根本上改變EUV的部署和訪問方式。

行業必須加速光刻膠材料的突破，改進高良率工藝控制，突破節能光源的界限，同時探索新的業務和制造模式，使小型晶圓廠能夠集成先進的光刻技術。EUV已經重塑了半導體制造業，其下一步的發展將決定該行業如何擴大對這一關鍵技術的應用范圍，引領行業邁向新的發展階段。