（本文編譯自Semiconductor Engineering）

即插即用的小芯片（Chiplet）是業界想要實現的一個普遍目標，但UCIe 2.0是否能讓我們離這一目標的實現更近一步呢？問題在于，當前該標準的驅動因素并沒有追求即插即用所要求的互操作性。

UCIe 2.0于2024年8月發布，宣稱具有更高的帶寬密度和更高的電源效率，以及支持3D封裝、可管理的系統架構等新功能。該標準由主要行業領導者推動，包括ASE、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達、高通、三星電子和臺積電。

但是，前沿技術的要求可能與其他市場的要求不同。“標準是由數據中心領域的人員推動，相關的物理層（PHY）面向前沿節點，這增加了復雜性，”YorChip創始人Kash Johal表示，“對于其他市場，即面向28nm至12nm的低成本設備，人們只需要標準的構建模塊，并使用FPGA或ASIC將它們結合在一起。低端市場更需要標準。這一市場的客戶非常重視可重用性。如果你在設計最前沿的技術，那么用舊標準是沒有意義的。”

那么，該標準究竟是為誰而定的呢？“對于數據中心和AI加速器領域的應用，UCIe將成為標準，”Fraunhofer IIS自適應系統工程部高效電子負責人Andy Heinig表示，“對于其他應用，如果挑戰在于構建成本效益高、穩健的小芯片解決方案，那么UCIe是否是合適的標準尚不清楚。在這些情況下，將需要進一步擴展或修改，甚至需要采用不同的標準。”

在數據中心領域，沒有人會關注第三方小芯片市場。Blue Cheetah首席執行官Elad Alon表示：“像UCIe這類標準，在不妨礙設計時，可用作基線架構和基線功能集。只要有一個旋鈕可以讓您實現更好的成本或功耗，您就會轉動那個旋鈕，因為您并非真的放棄互操作性。您只是讓最終產品獲得了一些益處。”

業界希望新標準的優勢能夠惠及更大的市場。Cadence硅片解決方案事業部芯片間接口IP產品營銷總監Mayank Bhatnagar表示：“對于雙方共同設計的定制小芯片，UCIe 2.0可確保高效的內部集成。對于第三方生態系統，其標準化接口和測試/調試功能可促進跨供應商的無縫互操作性，從而推動更廣泛的采用。”

要實現Chiplet的廣泛采用仍存在障礙。“要讓一個市場蓬勃發展，就需要提高互操作性，”新思科技高性能計算IP解決方案產品管理副總裁Mick Posner表示，“這仍然是一項新興技術。在過去一年里，我們看到了新封裝技術的出現。就高性能計算而言，封裝技術尚未統一。有EMIB和CoWoS技術，它們都在競相提供差異化優勢，但從技術來看，它們還沒有融合。雖然die-to-die規格已經成熟，技術獲取也變得更加容易，但你不能混合搭配使用。”

UCIe 2.0的新特點

UCIe 2.0在多個方面都取得了進步。“UCIe 2.0做了很多非常好的事情，”Blue Cheetah的Alon表示，“它的3D部分做得非常好，充實了很多細節，擴大了足跡和配置的范圍，正朝著正確的方向發展。”

雖然目前很少有人在研究真正的3D芯片，但從長期來看，它會帶來很多益處。“從互操作性的角度來看，UCI 3D非常出色，因為通道幾乎不存在，”YorChip的Johal表示，“一個芯片與另一個芯片直接通信。物理層很簡單。它基本上是一個反相器，所以即便這是兩個芯片，也幾乎等同于在同一個芯片內。沒有串行化，無需訓練，沒有DLL，也無需均衡——這些也都無需消耗電力。”

要達到這個目標還需要幾個步驟。西門子數字工業軟件工程現場負責人Luis Rodriguez表示：“UCIe 1.1在物理層和芯片到芯片層提供了互操作性，但在軟件和管理層卻沒有。大多數UCIe 1.1項目都是單芯片到單芯片。UCIe 2.0具有系統架構和管理層，應該能支持復雜的拓撲結構，以及為具有復雜UCIe拓撲結構的封裝提供管理、調試和運行診斷工具的標準方法。”

其他人也同意這一觀點。“假設系統中有多個小芯片，”新思科技的Posner表示，“系統需要啟動，并且需要有一個跨UCIe主頻帶或邊頻帶運行的協議來管理這一啟動過程。系統內的一個芯片將成為系統的協調器。也許這個芯片上有主要的可測試性端口，比如JTAG接口之類的。在UCIe 2.0出來之前，沒有管理該系統的協議的標準定義。但這還不止如此。它還涉及可測試性，比如可能有一個芯片只有一個UCIe接口。那么如何管理系統內的可測試性呢？他們定義了超出物理協議范圍的系統功能，但指定了如何通過主接口或邊帶接口進行交互。”

并非所有人都對此表示贊賞。“對于許多相同的考量因素，還有其他解決辦法，這些辦法在開銷以及相對于你試圖實現的功能的侵入性方面，各有取舍。”Alon表示，“如今，每家公司做這些事的方法都不一樣，而且它們都針對略有不同的使用場景進行了優化。”

但標準化還提供了其他優勢。西門子的Rodriguez表示：“就管理層而言，UCIe 2.0具有前瞻性，它提供了一種標準化的方式來管理小芯片，并處理諸如DFx之類的事務，從而進行測試和調試。這不僅為小芯片供應商開發軟件提供了機會，也為EDA供應商開發用于測試這些小芯片的其他工具創造了契機。我認為企業不能只是把小芯片安裝到封裝上。他們會對這些小芯片進行獨立測試，并結合UCIe 2.0進行測試。新增的管理功能和DFx使企業能夠以一種標準方式做到這一點。”

開發鏈的所有環節都需要納入考量。SmartDV營銷副總裁McKenzie Ross表示：“先進的可管理性功能和協議，可實現多小芯片系統內的精確內存訪問和高效通信。通過解決系統集成和生命周期管理的復雜性問題，UCIe 2.0簡化了基于小芯片的架構的應用。隨著它逐漸成為邏輯小芯片的新興標準，全面的驗證對于確保合規性和可靠性變得至關重要。”

即插即用小芯片的前景

如今，小芯片仍然屬于前沿技術，只有少數能負擔得起成本的企業才能涉足。“在過去的一年里，我們只看到兩三個小芯片的發布，理論上你可以直接購買這些小芯片，并將其與你自己定制的邏輯電路一起應用于封裝中，”Rodriguez表示，“我們看到一些項目計劃在兩年內采用UCIe 2.0進行流片。其核心思路是，你應該盡可能降低自身項目的復雜性，如購買現成的小芯片來實現諸如FPGA、人工智能加速器、在封裝中添加內存等功能，然后只需關注集成以及管理這些不同模塊。但現在下結論還為時尚早。”

采用小芯片還必須有令人信服的理由。“多芯片的一個不為人知的問題在于它會增加復雜性。”Posner表示，“不過多芯片具有極高的價值，以至于企業愿意承擔這種復雜性來解決許多問題。這可能是他們遇到了光罩尺寸限制，也可能是他們想要實現計算規模擴展。他們愿意承擔這種額外的復雜性。我們的目標是不斷改進我們的交付成果，以更無縫的方式實現這一點。到那時，它不僅僅是一個IP問題。它還必須包括工具、生態系統、流程、參考設計，甚至涵蓋整個小芯片的潛在參考方案。”

雖然UCIe解決了兩個芯片間如何通信的問題，但其他問題仍然存在。“定義互連就是本末倒置，”Alon表示，“即使我們完全解決了這個問題，也未必就能實現即插即用的小芯片。在小芯片層面，不依賴接口就實現即插即用和互操作性是不太可能的。”

問題存在于多個層面。AlphaWave Semi產品營銷經理Soni Kapoor表示：“UCIe2.0標準朝著正確方向邁出了一步，它提供了一個更完整的互連平臺，涵蓋電氣、物理層和協議層，以及可測試性和可管理性——兩個芯片如何相互交互、如何測試、如何加載固件（FW）。與行業內其他舉措不同，在那些舉措中，SoC基礎設施將所有這些方面作為定制解決方案來確定和開發，而UCIe標準是行業內首個將它們整合在一起的標準。新規范為系統級封裝用戶提供了一個良好的平臺，用戶可以根據自身特定的分解需求進行采用和配置。”

然而，使用流模式的協議層仍未實現標準化。Kapoor表示：“當前的小芯片設計需要一種用于數據包化的低延遲方法，這有待其他行業生態系統來接手并針對特定應用進行優化。這種空白導致了專有解決方案的出現，這些方案針對低延遲、低功耗和高帶寬對芯片間數據路徑進行優化。我們也很高興看到像Arm推動的新舉措，他們擴展了AMBA協議族，以支持相干的芯片到芯片（現在也稱為裸片到裸片）規范，供采用者使用。我們認為，更多類似這樣的例子將以UCIe物理層為基礎，為特定的新協議應用分層。”

封裝帶來了其他挑戰。“使用HBM等先進封裝，確實可行，”Johal表示，“因為互連端只有兩毫米，所以通道更簡單。這就是高性能數據中心領域的實際情況。對他們來說，成本并不重要。盡管使用先進封裝設備更容易實現互操作性，但它們不能真正實現商業化。這并不像從某個供應商那里購買物理層芯片那么簡單，然后一下子就能把芯片組裝起來，并生產出人們可以購買的小芯片那么簡單。封裝和互操作性都存在巨大問題。”

每個階段都存在復雜性。QuickLogic產品管理高級總監Mao Wang表示：“首先存在芯片如何互連的物理定義問題，硅通孔（TSV）的位置等，人們正在努力解決所有這些物理封裝問題。小芯片之間還存在邏輯互連問題。如果你有一個來自供應商A的小芯片和一個來自供應商B的小芯片，如何確保它們能夠通信呢？使用基于FPGA的小芯片可以解決這個問題。現在你可以在UCIe物理層之上定義任何你想要的協議。無論你希望如何將數據從一個小芯片發送到另一個小芯片，我們都能夠實現通信。這一點很重要，尤其是當我們著眼于一個能從小芯片中受益的更主流市場時。”

必須要有人對小芯片的物理形態進行定義。“OCP開展了開放小芯片經濟相關工作，并試圖定義這些小芯片插槽，”Alon表示，“另一個備受關注的事件是由美國《芯片與科學法案》資助的國家先進封裝計劃發布的資助機會公告。其中一項內容就是定義特定的小芯片。他們想知道這些小芯片是什么樣的、如何組合在一起以及有什么功能。在系統設計中，針對那些特定位置，你可以插入哪些第三方設備。即插即用這一愿景的吸引力非常大，圍繞如何實現它已經展開了大量的討論并付出了相當多的努力。”

成本仍然是一大障礙。Johal表示：“還有另一種標準，稱為線束(BoW)，它針對的是標準封裝，這是開始使用小芯片的最簡單方法。它們無需端接就能驅動大約10毫米至15毫米的通道長度，若有端接則可達25毫米。如果你采用64位鏈路，那就是點對點連接。你需要64個接收器鏈路，還需要64個發送鏈路（TX）。這需要大量的引腳。如果引腳間距為130毫米，那么每個鏈路面積達6平方毫米，而一條鏈路有兩個這樣的區域。從成本的角度來看，這并不可行。另一個挑戰是，要使這個長度發揮作用，信號完整性和電源完整性就會成為大問題。如果你想要一個長鏈路——大家都喜歡長鏈路——即使使用同一供應商但不同工藝節點的物理層芯片，要在不同材料條件下實現長距離的正常工作，情況會變得一團糟。”

各方正在建立合作關系以解決其中一些問題。“有機基板更加統一，因為它是一種更為成熟的技術，但它不適用于許多高性能計算擴展場景，”Posner表示，“它無法提供足夠的帶寬密度。而且它非常依賴封閉的生態系統，因為生態系統中的所有參與者都必須保持一致才能實現部件的混搭使用。汽車行業就是這種情況。這些小型生態系統正在形成，供應鏈體系相對封閉。多芯片應用的障礙正在降低，這得益于技術的成熟、工具的完善、生態系統的成熟、可用的IP，以及如今豐富的專業知識和參考資料。我們最終會形成一套最佳實踐方案。”

其他競爭者

封閉的生態系統也催生了更專業的解決方案。“UCIe非常適合許多小芯片應用場景，盡管一些具有不對稱流量的應用（例如傳感器和內存）可能需要更專業的互連方案，”Eliyan戰略營銷副總裁Kevin Donnelly表示：“基于標準的方法將是未來實現開放小芯片經濟和市場的關鍵。由于目前大部分小芯片的應用都是由早期的大型采用者以只用的方式完成，在用量最大的應用中，可能會繼續使用更專業、優化的互連方案。”

雖然UCIe或許能滿足現有用戶群的需求，但它并不能覆蓋所有領域。西門子的Rodriguez表示：“UCIe并不能滿足所有市場的全部需求。我們確實看到了其他競爭解決方案。例如，Bunch of Wires目前正在定義一種內存特定模式，而UCIe并沒有涉及這個問題。Bunch of Wires的可定制性更強，可以滿足自用型小芯片的需求，但UCIe在促進開放小芯片市場互操作性方面則處于領先地位。如果您有不同的帶寬要求或非對稱帶寬要求，那么UCIe就無法解決這些問題。”

UCIe試圖走在市場需求的前面。“與我們使用PCI Express等其他標準的經驗相比，UCIe發布得很早，”Rodriguez補充道，“他們發布了UCIe 2.0的最終版本，而我們才剛開始看到最初幾個實施該標準的項目。就PCI Express而言，IP公司將從規范的0.5修訂版開始實施IP。UCIe 似乎采取了先制定規范并在被采用前就發布的策略。”

但這存在未能滿足真正需求的風險。“我相信小芯片最終會采用插槽，而且人們會根據自身特定的使用場景精心定義它們，”Alon表示，“在大多數情況下，不太可能真的需要非常復雜的東西。在大多數情況下，額外的開銷令人頭疼。我指的是系統管理、啟動和幾百頁的規范。”

忽視重點

UCIe能否開啟一個開放的小芯片市場，還是僅僅滿足現有采用者的需求？這關系到小芯片對主流市場可能帶來的優勢問題。

“如今，用戶能夠承擔基于芯片組的設計，因為他們需要更高的計算能力、更多的I/O帶寬，以及更大的內存帶寬，”AlphaWave Semi的Kapoor表示，“小芯片并非適用于所有情況。UCIe在細分市場方面做得很好，它基于低成本標準封裝和高端先進封裝提供解決方案，在2.0版本中甚至為像3D這樣成本更高的系統引入了選項。有一種誤解認為UCIe會帶來額外開銷，而且如果要滿足所有標準要求，那么芯片間（D2D）系統就無法做到最優。在物理層，沒有什么神奇的辦法，你需要處理封裝通道問題，而UCIe標準針對每種使用場景和外形規格，在優化物理層方面做得非常出色。”

在小芯片能夠從商業市場上采購并直接應用于任何設計之前，仍有許多工作要做。“小芯片概念的關鍵在于，中型企業能夠使用經過驗證的小芯片，從而降低成本，”QuickLogic的Wang表示，“他們希望創造出獨特的產品，而無需從頭開始構建整個ASIC電路，因為那樣不僅耗時更長，開發成本也更高。”

成本仍是一大障礙。“對于初創企業而言，從技術角度和最終量產成本角度來看，采用小芯片設計或許有其合理性，”Alon表示，“但這意味著他們需要多套光罩掩膜版，進行多次流片。將其初始非重復性工程（NRE）成本與先進制程節點下更大的單芯片解決方案相比，這并非簡單的權衡取舍。在某些情況下，堅持采用單芯片解決方案推出首款產品的NRE成本可能更低。這是一種復雜的考量。工程領域的許多事情都是如此。一旦擁有足夠大的市場和業務規模，在穩定狀態下你會采取的做法，可能與進入市場時不得不采取的做法大不相同。”

未來這種情況可能會改變，但不是現在。“如果一家中型公司，正在尋找兩到三家供應商的小芯片，可能不會選擇超先進的封裝，”Wang表示，“這會消耗大部分的成本，還不如直接去打造一款ASIC。”